半导体元件的制造方法技术

本发明专利技术提供一种半导体元件的制造方法。该方法提供具有第一区及第二区的基底。在基底上形成第一图案化罩幕层，其在第一区中具有至少一第一开口而在第二区中具有至少一第二开口。第一开口小于第二开口。以第一图案化罩幕层为罩幕，移除部分基底，以在第一区的基底中形成至少一第一沟渠，且同时在第二区的基底中形成至少一第二沟渠。第一沟渠的宽度及深度都小于第二沟渠。移除第一图案化罩幕层。在第一沟渠上及第二沟渠上形成第一介电层。在位于第一沟渠的至少部分侧壁上的第一介电层上及位于第二沟渠的至少部分侧壁上的第一介电层上形成导体层。

【技术实现步骤摘要】

本专利技术是有关于一种，且特别是有关于一种可简化过程复杂度的。
技术介绍
随着科技的进步，半导体元件的应用越来越广，且使用多种其他元件以实现所欲达成的功能。举例来说，例如动态随机存取存储器(Dynamic Random Access Memory, DRAM)元件的半导体存储元件，一般包含有电容器，其为动态随机存取存储器用以储存资料或信息的元件。动态随机存取存储器依其电容器的结构主要可以分成两种形式，其一为具有堆叠式电容器(stack capacitor)的动态随机存取存储器,另一则为具有深沟渠式电容器(deeptrench capacitor)的动态随机存取存储器。另外，电容器依其用于形成电极以及介电层的材料的类型可具有不同组态，包括金属氧化物半导体(metal-oxide-semiconductor,M0S)电容器、PN接合电容器、多晶娃绝缘体多晶娃(polysilicon-1nsulator-polysilicon, PIP)电容器，以及金属绝缘体金属(metal-1nsulator-metal, MIM)电容器。为了简化过程上的步骤，并降低过程成本，如何在半导体元件过程中有效地整合电容器与晶体管元件将是重要的课题。
技术实现思路
本专利技术提供一种，其可将不同元件的过程进行整合，进而简化过程步骤。本专利技术提出一种，此方法为先提供具有第一区与第二区的基底。进而，在基底上形成第一图案化罩幕层，其中第一图案化罩幕层在第一区中具有至少一第一开口且在第二区中具有至少一第二开口，第一开口小于第二开口。接着，以第一图案化罩幕层为罩幕，移除部分基底，以在第一区的基底中形成至少一第一沟渠的同时，在第二区的基底中形成至少一第二沟渠。其中，第一沟渠的宽度小于第二沟渠的宽度，及第一沟渠的深度小于第二沟渠的深度。接下来，移除第一图案化罩幕层。然后，在第一沟渠上及第二沟渠上形成第一介电层。之后，在位于第一沟渠的至少部分侧壁上的第一介电层上及位于第二沟渠的至少部分侧壁上的第一介电层上形成导体层。在本专利技术一实施例中，上述的第一介电层的材料例如是高介电常数材料。在本专利技术一实施例中，上述的导体层包括第一导体层以及第二导体层。第一导体层填满部分第一沟渠。第二导体层填满部分第二沟渠。在本专利技术一实施例中，上述的导体层的形成方法包括下列步骤。首先，形成填满第一沟渠与第二沟渠的导体材料层。接着，移除第一沟渠以外与第二沟渠以外的导体材料层，且移除第一沟渠中与第二沟渠中的部分导体材料层。在本专利技术一实施例中，上述的，还包括在第一沟渠中且在第二沟渠中形成填满第一沟渠与第二沟渠的第二介电层。在本专利技术一实施例中，上述的导体层包括第一导体层以及第二导体层。第一导体层填满部分第一沟渠。第二导体层填满第二沟渠并延伸至第二沟渠两侧的基底上方。在本专利技术一实施例中，上述的导体层的形成方法包括下列步骤。首先，形成填满第一沟渠与第二沟渠的导体材料层。接着，形成第二图案化罩幕层，第二图案化罩幕层覆盖第二区的导体材料层。然后，以第二图案化罩幕层为罩幕，移除第一沟渠以外的导体材料层，且移除第一沟渠中的部分导体材料层。在本专利技术一实施例中，上述的，还包括在第一导体层上与第二导体层上形成第二介电层，且第二介电层位于第一沟渠中并填满第一沟渠。在本专利技术一实施例中，上述的导体层包括第一导体层以及第二导体层。第一导体层仅形成在位于第一沟渠的部分侧壁上的第一介电层上。第二导体层仅形成在位于第二沟渠的部分侧壁上的第一介电层上。在本专利技术一实施例中，上述的导体层的形成方法包括下列步骤。首先，在第一介电层上形成共形地导体材料层。接着，对导体材料层进行蚀刻过程，以移除位于第一沟渠底部、第二沟渠底部与第一沟渠的侧壁的上端部的导体材料层。在本专利技术一实施例中，上述的蚀刻过程还包括下列步骤。首先，移除位于第一沟渠底部与第二沟渠底部的第一介电层。接着，移除位于第一沟渠底部下方与第二沟渠底部下方的部分基底。在本专利技术一实施例中，上述的导体层的形成方法包括下列步骤。首先，在第一介电层上形成共形地导体材料层。接着，在位于第一沟渠的侧壁上与位于第二沟渠的侧壁上的导体材料层上形成第三图案化罩幕层。然后，以所述第三图案化罩幕层为罩幕，对导体材料层进行蚀刻过程，以移除位于第一沟渠底部、第二沟渠底部与第一沟渠的侧壁的上端部的导体材料层。在本专利技术一实施例中，上述的导体层包括第一导体层以及第二导体层。第一导体层仅形成在位于第一沟渠的部分侧壁上的第一介电层上。第二导体层共形地形成在第二区的第一介电层上。在本专利技术一实施例中，上述的导体层的形成方法包括下列步骤。首先，在第一介电层上形成共形地导体材料层。接着，形成第四图案化罩幕层，其覆盖在第二区的导体材料层上。然后，以所述第四图案化罩幕层为罩幕，移除位于第一沟渠底部与第一沟渠的侧壁的上端部的导体材料层。在本专利技术一实施例中，上述的导体层的材料例如是金属材料。在本专利技术一实施例中，上述的第一区例如是晶体管元件区，而第二区例如是电容器区。基于上述，本专利技术所提出的可在基底上同时对第一区及第二区进行处理，而将不同元件的过程进行整合，因此可有效地降低过程复杂度，并节省过程成本。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。【附图说明】图1A到图1F为本专利技术的第一实施例所示出的半导体元件的制造流程剖面图；图2A到图2C为本专利技术的第二实施例所示出的半导体元件的制造流程剖面图；图3A到图3B为本专利技术的第三实施例所示出的半导体元件的制造流程剖面图；图4A到图4C为本专利技术的第四实施例所示出的半导体元件的制造流程剖面图；图5A到图5B为本专利技术的第五实施例所示出的半导体元件的制造流程剖面图。附图标记说明:100:基底；101:第一图案化罩幕层；IOla:第一开口；101b:第二开口；102:第一区；104:第二区；106:第一沟渠；108:第二沟渠；110:第一介电层；112、312:导体材料层；114a、214a、314a、414a、514a:第一导体层；114b、214b、314b、414b、514b:第二导体层；116、216、316、416、516:第二介电层；213:第二图案化罩幕层；413:第三图案化罩幕层；513:第四图案化罩幕层；D1、D2:深度；W1、W2:宽度。【具体实施方式】图1A到图1F为本专利技术的第一实施例所示出的半导体元件的制造流程剖面图。首先，请参照图1A，提供基底100，其具有第一区102及第二区104。此基底100例如是硅基底。第一区102例如是晶体管元件区，而第二区104例如是电容器区。进而，在基底100上形成第一图案化罩幕层101。第一图案化罩幕层101在第一区102中具有至少一第一开口 IOla且在第二区104中具有至少一第二开口 101b，第一开口IOla小于第二开口 101b。第一图案化罩幕层101的材料例如是光阻材料,且第一图案化罩幕层101的形成方法例如是进行微影过程而形成，但本专利技术并不以此为限。在其他实施例中，第一图案化罩幕层101也可为硬罩幕。接着，请参照图1B，以第一图案化罩幕层101为罩幕，移除部分基底100，以在第一区102的基底100中形成具有宽度Wl及深度Dl的至少一第一沟渠106，同时在第二区104的基本文档来自技高网...

【技术保护点】
一种半导体元件的制造方法，其特征在于，包括：提供基底，具有第一区及第二区；在该基底上形成第一图案化罩幕层，其中该第一图案化罩幕层在该第一区中具有至少一第一开口且在该第二区中具有至少一第二开口，该第一开口小于该第二开口；以该第一图案化罩幕层为罩幕，移除部分该基底，以在该第一区的该基底中形成至少一第一沟渠，且同时在该第二区的该基底中形成至少一第二沟渠，其中该第一沟渠的宽度小于该第二沟渠的宽度，且该第一沟渠的深度小于该第二沟渠的深度；移除该第一图案化罩幕层；在该第一沟渠上及该第二沟渠上形成第一介电层；以及在位于该第一沟渠的至少部分侧壁上的该第一介电层上及位于该第二沟渠的至少部分侧壁上的该第一介电层上形成导体层。

【技术特征摘要】
2012.06.15 US 13/523,9121.一种半导体元件的制造方法，其特征在于，包括: 提供基底，具有第一区及第二区； 在该基底上形成第一图案化罩幕层，其中该第一图案化罩幕层在该第一区中具有至少一第一开口且在该第二区中具有至少一第二开口，该第一开口小于该第二开口 ； 以该第一图案化罩幕层为罩幕，移除部分该基底，以在该第一区的该基底中形成至少一第一沟渠，且同时在该第二区的该基底中形成至少一第二沟渠，其中该第一沟渠的宽度小于该第二沟渠的宽度，且该第一沟渠的深度小于该第二沟渠的深度； 移除该第一图案化罩幕层； 在该第一沟渠上及该第二沟渠上形成第一介电层；以及 在位于该第一沟渠的至少部分侧壁上的该第一介电层上及位于该第二沟渠的至少部分侧壁上的该第一介电层上形成导体层。2.根据权利要求1所述的半导体元件的制造方法，其特征在于，该第一介电层的材料包括高介电常数材料。3.根据权利要求1所述的半导体元件的制造方法，其特征在于，该导体层包括: 第一导体层，填满部分该第一沟渠；以及 第二导体层，填满部分该第二沟渠。4.根据权利要求3所述的半导体元件的制造方法，其特征在于，该导体层的形成方法包括:` 形成填满该第一沟渠与该第二沟渠的导体材料层；以及 移除该第一沟渠以外与该第二沟渠以外的导体材料层，且移除该第一沟渠中与该第二沟渠中的部分该导体材料层。5.根据权利要求4所述的半导体元件的制造方法，其特征在于，还包括在该第一沟渠中且在该第二沟渠中形成填满该第一沟渠与该第二沟渠的第二介电层。6.根据权利要求1所述的半导体元件的制造方法，其特征在于，该导体层包括: 第一导体层，填满部分该第一沟渠；以及 第二导体层，填满该第二沟渠并延伸至该第二沟渠两侧的该基底上方。7.根据权利要求6所述的半导体元件的制造方法，其特征在于，该导体层的形成方法包括: 形成填满该第一沟渠与该第二沟渠的导体材料层； 形成第二图案化罩幕层，该第二图案化罩幕层覆盖该第二区的该导体材料层；以及以该第二图案化罩幕层为罩幕，移除该第一沟渠以外的该导体材料层，且移除该第一沟渠中的部分该导体材料层。8.根据权利要求...

【专利技术属性】
技术研发人员：吴铁将，廖伟明，黄瑞成，聂鑫誉，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：