【技术实现步骤摘要】
本申请案主张美国第17/983,569号专利申请案的优先权(即优先权日为“2022年11月9日”)，其内容以全文引用的方式并入本文中。本公开内容关于一种半导体元件及其制备方法，特别是关于一种具有重分布结构的半导体元件及其制备方法。
技术介绍
1、半导体元件应用在各种领域，如个人电脑、移动电话、数码相机以及其他电子装置。半导体元件的尺寸持续缩小，以满足日益增长的计算能力的需求。然而，在缩小尺寸的制程中出现了各种问题，而且这种问题在不断增加。因此，在实现提高品质、产量、性能以及可靠性与降低复杂性方面仍然存在挑战。
2、上文的“先前技术”说明仅是提供
技术介绍
，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。
技术实现思路
1、本公开的一个方面提供一种半导体元件，包括：一第一芯片；一第一重分布结构，设置于该第一芯片上；一第二芯片，设置于该第一重分布结构上，并包括一第一快取单元；以及一第三芯片，设置于该第一重分布结构上，与该第二芯片分开，并包括一第二快取单元。该第一重分布结构包括：多个导电层，分别并相应地将该第一芯片与该第二芯片的该第一快取单元电耦合，以及将该第一芯片与该第三芯片的该第二快取单元电耦合；以及一桥接层，与该多个导电层电隔离，并将该第二芯片与该第三芯片电连接。该第二芯片的该第一快取单元与该第三芯片的该第二快取单元在形貌上与该第一芯片对齐。该第一芯片经配置以作为一快取存储器，而该第二芯片与该
2、本公开的另一个方面提供一种半导体元件，包括一第一芯片；一第二芯片，设置于该第一芯片上面，并包括一第一快取单元；一第三芯片，设置于该第一芯片上面，与该第二芯片水平分开，并包括一第二快取单元；一第一重分布结构，设置于该第一芯片与该第二芯片之间、该第一芯片与该第三芯片之间，并包括与该第一芯片电耦合的多个导电层，以及与该多个导电层电隔离的一桥接层；以及一第二重分布结构，设置于该第一重分布结构与该第二芯片之间、该第一重分布结构与该第三芯片之间，并包括将该桥接层与该第二芯片电耦合以及将该桥接层与该第三芯片电耦合的多个导电层，以及将该第一重分布结构的该多个导电层中的相应一个与该第二芯片的该第一快取单元电耦合的一重新路由层。该第二芯片的该第一快取单元在形貌上与该第一芯片不对齐。该第一芯片经配置以作为一快取存储器，而该第二芯片与该第三芯片经配置以作为一逻辑芯片。
3、本公开的另一个方面提供一种半导体元件的制备方法，包括：提供包括一正面及一背面的一第一芯片；在该第一芯片的该正面上形成一第一重分布结构；提供包括一第一快取单元的一第二芯片；提供包括一第二快取单元的一第三芯片；以及将该第二芯片与该第三芯片键合在该第一重分布结构的该正面上。该第一重分布结构包括：多个导电层，分别并相应地将该第一芯片与该第二芯片的该第一快取单元电耦合，以及将该第一芯片与该第三芯片的该第二快取单元电耦合；以及一桥接层，与该多个导电层电隔离，并将该第二芯片与该第三芯片电连接。该第二芯片的该第一快取单元与该第三芯片的该第二快取单元在形貌上与该第一芯片对齐。该第一芯片经配置以作为一快取存储器，而该第二芯片与该第三芯片经配置以作为一逻辑芯片。
4、由于本公开的半导体元件的设计，第二芯片与第三芯片可以通过采用多个桥接层而协同操作。此外，第二芯片与第三芯片仍可分别或协同地接入第一芯片。因此，半导体元件的性能可以得到改善。此外，与大芯片的制备相比，小芯片例如第一芯片、第二芯片以及第三芯片可以制备更高的产量。因此，半导体元件的制备总体产量可以得到改善。
5、上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或过程而实现与本公开相同的目的。本公开所属
中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
【技术保护点】
1.一种半导体元件，包括：
2.如权利要求1所述的半导体元件，更包括一第一钝化层，设置于该第二芯片与该第一重分布结构之间，以及该第三芯片与该第一重分布结构之间。
3.如权利要求2所述的半导体元件，更包括一第一成型层，设置于该第一钝化层上面并围绕该第二芯片与该第三芯片，以及一第二成型层，设置于该第一钝化层下面并围绕该第一重分布结构与该第一芯片。
4.如权利要求3所述的半导体元件，更包括设置于该第二成型层下面的一第二钝化层，以及设置于该第二钝化层下面的一中介板。
5.如权利要求4所述的半导体元件，更包括沿该第二成型层与该第二钝化层设置的多个穿模通孔，以将该第二芯片与该中介板电耦合，以及将该第三芯片与该中介板电耦合，其中该第一钝化层包括氮化硅、氧化硅、氮氧化硅、氮化硅氧化物、磷硅酸盐玻璃、硼硅酸盐玻璃、掺硼磷硅酸盐玻璃、聚苯并恶唑、聚酰亚胺、苯并环丁烯、味之素堆积膜、阻焊膜，或其组合。
6.如权利要求5所述的半导体元件，其中该第一成型层包括聚苯并恶唑、聚酰亚胺、苯并环丁烯、环氧树脂压合物，或二氟化铵；以及该第一重分布结构的该多
7.如权利要求6所述的半导体元件，更包括设置于该中介板上的一第四芯片，其中该第四芯片经配置以作为一高频宽存储器。
8.如权利要求6所述的半导体元件，更包括设置于该第一钝化层与该第一重分布结构之间的多个连接单元。
9.如权利要求8所述的半导体元件，更包括设置于该第一钝化层与第一重分布结构之间，并围绕该多个连接单元的一底层填充层，其中该底层填充层包括一交联的有机树脂与低热膨胀系数的无机颗粒。
10.一种半导体元件，包括：
11.如权利要求10所述的半导体元件，更包括设置于该第二重分布结构上并围绕该第二芯片与该第三芯片的一第一成型层，以及设置于该第二重分布结构下面并围绕该第一重分布结构与该第一芯片的一第二成型层。
12.如权利要求11所述的半导体元件，更包括设置于该第二成型层下面的一第二钝化层，以及设置于该第二钝化层下面的一中介板。
13.如权利要求12所述的半导体元件，更包括沿该第二成型层与该第二钝化层设置的多个穿模通孔。
14.如权利要求13所述的半导体元件，其中该第三芯片的该第二快取单元在形貌上与该第一芯片对齐。
15.如权利要求13所述的半导体元件，其中该第三芯片的该第二快取单元与该第一芯片在形貌上不对齐。
16.一种半导体元件的制备方法，包括：
17.如权利要求16所述的半导体元件的制备方法，更包括将该第一芯片的该背面键合在一中介板上，其中将该第二芯片与该第三芯片键合在该第一重分布结构的该正面是通过一混合键合制程来执行。
18.如权利要求17所述的半导体元件的制备方法，更包括在该第一重分布结构与该第二芯片之间，以及在该第一重分布结构与第三芯片之间形成一第一钝化层，其中该第一钝化层包括氮化硅、氧化硅、氮氧化硅、氮化硅氧化物、磷硅酸盐玻璃、硼硅酸盐玻璃、掺硼磷硅酸盐玻璃、聚苯并恶唑、聚酰亚胺、苯并环丁烯、味之素堆积膜、阻焊膜，或其组合。
19.如权利要求18所述的半导体元件的制备方法，更包括形成覆盖该第二芯片与该第三芯片的一第一成型层，其中该第一成型层包括聚苯并恶唑、聚酰亚胺、苯并环丁烯、环氧树脂压合物，或二氟化铵。
20.如权利要求19所述的半导体元件的制备方法，其中该多个导电层与该第一重分布结构的该桥接层包括钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物、金属氮化物、过渡金属铝化物或其组合。
...【技术特征摘要】
1.一种半导体元件，包括：
2.如权利要求1所述的半导体元件，更包括一第一钝化层，设置于该第二芯片与该第一重分布结构之间，以及该第三芯片与该第一重分布结构之间。
3.如权利要求2所述的半导体元件，更包括一第一成型层，设置于该第一钝化层上面并围绕该第二芯片与该第三芯片，以及一第二成型层，设置于该第一钝化层下面并围绕该第一重分布结构与该第一芯片。
4.如权利要求3所述的半导体元件，更包括设置于该第二成型层下面的一第二钝化层，以及设置于该第二钝化层下面的一中介板。
5.如权利要求4所述的半导体元件，更包括沿该第二成型层与该第二钝化层设置的多个穿模通孔，以将该第二芯片与该中介板电耦合，以及将该第三芯片与该中介板电耦合，其中该第一钝化层包括氮化硅、氧化硅、氮氧化硅、氮化硅氧化物、磷硅酸盐玻璃、硼硅酸盐玻璃、掺硼磷硅酸盐玻璃、聚苯并恶唑、聚酰亚胺、苯并环丁烯、味之素堆积膜、阻焊膜，或其组合。
6.如权利要求5所述的半导体元件，其中该第一成型层包括聚苯并恶唑、聚酰亚胺、苯并环丁烯、环氧树脂压合物，或二氟化铵；以及该第一重分布结构的该多个导电层与该桥接层包括钨、钴、锆、钽、钛、铝、钌、铜、金属碳化物、金属氮化物、过渡金属铝化物或其组合。
7.如权利要求6所述的半导体元件，更包括设置于该中介板上的一第四芯片，其中该第四芯片经配置以作为一高频宽存储器。
8.如权利要求6所述的半导体元件，更包括设置于该第一钝化层与该第一重分布结构之间的多个连接单元。
9.如权利要求8所述的半导体元件，更包括设置于该第一钝化层与第一重分布结构之间，并围绕该多个连接单元的一底层填充层，其中该底层填充层包括一交联的有机树脂与低热膨胀系数的无机颗粒。
10.一种半导体元件，包括：
11.如权利要求...
【专利技术属性】
技术研发人员：施信益，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。