半导体元件及其制造方法技术

一种半导体元件及其制造方法。半导体元件包含基材、至少一源极漏极特征、栅极结构以及至少一栅极间隙壁。源极漏极特征至少部分位于基材中。栅极结构位于基材上。栅极间隙壁位于栅极结构的至少一侧壁上。栅极间隙壁的底部位具有掺杂物于其中。

【技术实现步骤摘要】
半导体元件及其制造方法
本专利技术实施例是关于一种半导体元件，特别是关于一种半导体元件的制造方法。
技术介绍
随着集成电路尺寸的缩小以及其运算速度需求的增加，晶体管随之具有越来越小的尺寸以及越来越高的驱动电流，因而发展出鳍式场效晶体管(FinField-EffectTransistors,FinFET)。鳍式场效晶体管具有渐增的通道宽度。通过形成包含鳍片的侧壁上的部位以及包含鳍片的顶面上的部位的通道来达到通道宽度的增加。因为晶体管的驱动电流正比于通道宽度，鳍式场效晶体管的驱动电流亦随着通道宽度的增加而变大。
技术实现思路
依据本专利技术实施例的一些实施方式，半导体元件包含基材、至少一源极漏极特征、栅极结构以及至少一栅极间隙壁。源极漏极特征至少部分位于基材中。栅极结构位于基材上。栅极间隙壁位于栅极结构的至少一侧壁上。栅极间隙壁的底部位具有掺杂物于其中。依据本专利技术实施例的另一些实施方式，半导体元件包含基材、至少一半导体鳍片、栅极结构、至少一栅极间隙壁。半导体鳍片位于基材上。半导体鳍片包含至少一通道部位以及至少一源极漏极部位。栅极结构位于半导体鳍片的通道部位上。栅极间隙壁相邻于栅极结构，位于半导体鳍片上，且位于半导体鳍片的通道部位与该源极漏极部位之间。栅极间隙壁包含VIIIA族杂质于其中。依据本专利技术实施例的再一些实施方式，半导体元件的制造方法包含形成半导体鳍片于基材上。形成栅极结构于半导体鳍片上。形成间隙层，此间隙层覆盖栅极结构以及半导体鳍片。进行等向性掺杂制程，以掺杂间隙层。图案化间隙层，以形成至少一栅极间隙壁于栅极结构的至少一侧壁上。附图说明图1绘示依据本专利技术实施例的一些实施方式的半导体元件的示意图；图2至图11绘示依据本专利技术实施例的一些实施方式的图1中半导体元件于中间制造阶段下的剖视图；图12绘示依据本专利技术实施例的一或多个实施方式的半导体元件的砷化物浓度对应深度的剖析图。具体实施方式以下的说明将提供许多不同的实施方式或实施例来实施本专利技术实施例的主题。元件或排列的具体范例将在以下讨论以简化本专利技术实施例。当然，这些描述仅为部分范例且本专利技术实施例并不以此为限。例如，将第一特征形成在第二特征上或上方，此一叙述不但包含第一特征与第二特征直接接触的实施方式，也包含其他特征形成在第一特征与第二特征之间，且在此情形下第一特征与第二特征不会直接接触的实施方式。此外，本专利技术实施例可能会在不同的范例中重复标号或文字。重复的目的是为了简化及明确叙述，而非界定所讨论的不同实施方式及配置间的关系。此外，空间相对用语如“下面”、“下方”、“低于”、“上面”、“上方”及其他类似的用语，在此是为了方便描述图中的一个元件或特征与另一个元件或特征的关系。空间相对用语除了涵盖图中所描绘的方位外，该用语更涵盖装置在使用或操作时的其他方位。也就是说，当该装置的方位与附图不同(旋转90度或在其他方位)时，在本文中所使用的空间相对用语同样可相应地进行解释。通过本专利技术实施例所示的一或多个实施方式而可被改善的元件可为半导体元件。举例来说，前述的元件可为鳍式场效晶体管(FinField-EffectTransistors,FinFET)元件。以下的专利技术实施例继续利用鳍式场效晶体管为例以描述本专利技术实施例不同的实施方式。然而，应了解到，本专利技术实施例的应用并不限于特定形式的元件。图1绘示依据本专利技术实施例的一些实施方式的半导体元件的示意图。此外，图2至图11绘示依据本专利技术实施例的一些实施方式的图1中半导体元件于中间制造阶段下的剖视图。图2至图11的剖面部位是沿着图1的线段A-A’。请参照图2。基材110可被提供。于一些实施方式中，基材110可包含硅。可选地，基材110可包含锗、硅锗、砷化镓或其他适合的半导体材料。可选地，基材110可包含磊晶层。举例来说，基材110可具有覆盖于块状半导体的磊晶层。进一步来说，为了性能的提升，基材110可因而产生应变。举例来说，磊晶层可包含不同于块状半导体的半导体材料，例如覆盖于块状硅半导体的硅锗层或是覆盖于块状硅锗半导体的硅层。此种具有应变的基材的形成方法可包含选择性磊晶成长(selectiveepitaxialgrowth,SEG)。此外，基材110可包含绝缘底半导体(semiconductor-on-insulator,SOI)结构。可选地，基材110可包含埋入式界电层，例如埋入式氧化(buriedoxide,BOX)层。此外，基材110的形成方法举例可包含氧离子植入硅晶隔离(Separationbyimplantedoxygen,SIMOX)制程、晶圆接合(waferbonding)制程、选择性磊晶成长(selectiveepitaxialgrowth,SEG)制程或其他适合的方法。至少一半导体鳍片112形成于基材110上。于一些实施方式中，半导体鳍片112可包含硅。举例来说，半导体鳍片112的形成方法可利用光微影制程来图案化并蚀刻基材110。于一些实施方式中，一层状的光阻材料(图未示)可设置于基材110上方。此层状的光阻材料可依据图案的设计(于本实施方式中所设计的图案为半导体鳍片112)而接受照射(暴露)，并经过显影以移除光阻材料的一部位。剩下的光阻材料可于后续的制程(例如：蚀刻制程)中保护其所覆盖的材料。应了解到，其他的遮罩(例如氧化物或氮硅化物遮罩)亦可使用于后续的蚀刻制程中。请参照图1。多个绝缘结构105可形成于基材110上。绝缘结构105可于半导体鳍片112的周围作为浅沟槽隔离(shallowtrenchisolation,STI)。绝缘结构105的形成方法可为化学气化沉积(chemicalvapordeposition,CVD)制程，且四乙基正硅酸盐(tetraethylorthosilicate,TEOS)以及氧气可作为化学气化沉积制程的前驱物。于一些实施方式中，绝缘结构105的形成方法可为离子植入制程，例如以氧离子、氮离子、碳离子等类似的离子来植入于基材110中。于一些其他的实施方式中，绝缘结构105是绝缘底半导体晶圆的绝缘层。请参照图2。栅极介电质120是形成以覆盖于半导体鳍片112。栅极介电质120的形成方法可包含热氧化制程、化学气相沉积制程、溅镀制程或其他本领域已知用于形成栅极介电质的方法。依据形成介电层所使用的制程，于半导体鳍片112的顶部上的栅极介电质120的厚度可不同于半导体鳍片112的侧壁(图未示)上的栅极介电质120的厚度。举例来说，栅极介电质120可包含高介电常数材料，例如金属氧化物(metaloxides)、金属氮化物(metalnitrides)、金属硅化物(metalsilicates)、过渡金属氧化物(transitionmetal-oxides)、过渡金属氮化物(transitionmetal-nitrides)、过渡金属硅化物(transitionmetal-silicates)、金属氮氧化物(oxynitridesofmetals)、金属铝化物(metalaluminates)、硅锆化物(zirconiumsilicate)、铝锆化物(zirconiumaluminate)或上述材料的任意组合。于一些实施方式中，栅极介电质120的材料可包含铪氧化物(hafniumoxide,本文档来自技高网...

【技术保护点】
一种半导体元件，其特征在于，包含：一基材；至少一源极漏极特征，至少部分位于该基材中；一栅极结构，位于该基材上；以及至少一栅极间隙壁，位于该栅极结构的至少一侧壁上，其中该栅极间隙壁的至少一底部位具有多个掺杂物于其中。

【技术特征摘要】
2015.12.17 US 62/269,012;2016.05.20 US 15/161,1391.一种半导体元件，其特征在于，包含：一基材；至少一源极漏极特征，至少部分位于该基材中；一栅极结构，位于该基材上；以及至少一栅极间隙壁，位于该栅极结构的至少一侧壁上，其中该栅极间隙壁的至少一底部位具有多个掺杂物于其中。2.根据权利要求1所述的半导体元件，其特征在于，所述多个掺杂物包含砷、磷、硼或上述掺杂物的任意组合。3.根据权利要求1所述的半导体元件，其特征在于，该源极漏极特征包含一轻掺杂漏极区域。4.根据权利要求1所述的半导体元件，其特征在于，该栅极间隙壁的该底部位是相邻于该源极漏极特征。5.根据权利要求1所述的半导体元件，其特征在于，该源极漏极特征包含一磊晶结构。6.一种半导体元件，其特征在于，包含：一基材；至少一半导体鳍片，位于该基材上，其中该半导体鳍片包含至少一通道部位以及至少一源极漏极部位；一栅极结构，位于该半导体鳍片的该通...

【专利技术属性】
技术研发人员：罗威扬，程潼文，詹佳玲，林木沧，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71