超结器件及其制造方法技术

本发明专利技术公开了一种超结器件，超结结构的N型柱由N型外延层组成，P型柱由填充于超结沟槽中的P型掺杂的氧化层组成；沟槽栅形成于N型柱的顶部；辅助沟槽栅形成于P型柱的顶部，辅助沟槽栅包括辅助栅极沟槽以及填充于辅助栅极沟槽中的辅助栅极多晶硅；辅助栅极沟槽的深度大于栅极沟槽的深度，辅助沟槽栅用于在器件击穿时对击穿电流进行分流，从而对栅介质层进行保护。本发明专利技术还公开了一种超结器件的制造方法。本发明专利技术能提高器件的HTRB寿命并能在一定幅度内降低器件的源漏导通电阻。

Over junction device and method of manufacturing the same

The invention discloses a super junction device, N type column super junction structure by N epitaxial layer, the oxide layer P column by filling P type doping on superjunction trench in the composition; the top trench gate is formed on the N column; the top auxiliary trench gate is formed on the P column. Auxiliary trench gate including auxiliary gate trench and fill in the auxiliary gate trench in auxiliary gate polysilicon; auxiliary gate trench depth is greater than the gate trench depth trench gate for auxiliary device breakdown of breakdown current shunt, and to protect the gate dielectric layer. The invention also discloses a manufacturing method of the super junction device. The invention can improve the HTRB lifetime of the device and reduce the source and drain on resistance in a certain range.

【技术实现步骤摘要】
超结器件及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种超结器件；本专利技术还涉及一种超结器件的制造方法。
技术介绍
超结MOSFET采用新的耐压层结构，利用一系列的交替排列的P型半导体薄层和N型半导体薄层来在截止状态下在较低电压下就将所述P型半导体薄层和N型半导体薄层耗尽，实现电荷相互补偿，从而能够实现体内Resurf，Resurf为降低表面电场，体内Resurf为像降低表面电场一样能降低体内电场，从而使P型半导体薄层和N型半导体薄层在高掺杂浓度下能实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET理论极限。如图1所示，是现有超结器件的电流流动区的俯视图；如图2所示，是现有超结器件的一个超结器件单元的剖面图，具体剖面位置如图1中的AA箭头线所示，现有超结器件的超结结构由多个交替排列的N型柱101和P型柱102组成，请参考图1所示；每一所述N型柱101和其邻近的所述P型柱102组成一个超结单元。电荷流动区的每一个所述超结单元对应于一个超结器件单元，如图2所示，各所述超结器件单元包括：沟槽栅，形成于所述N型柱101的顶部，所述沟槽栅包括栅极沟槽以及形成于所述栅极沟槽底部表面和侧面的栅介质层106以及填充于所述栅极沟槽中的多晶硅栅103，栅介质层106一般采用栅氧化层。在图1所示的俯视面上，所述多晶硅栅103沿着所述N型柱101设置。沟道区由P阱107组成，所述沟道区形成于所述沟槽栅的两侧并延伸到所述P型柱102的顶部，被所述多晶硅栅103侧面覆盖的所述沟道区的表面用于形成沟道。源区108形成于所述沟道区的表面；在所述P型柱102的顶部形成有接触孔110，该接触孔110的顶部和由正面金属层112形成的源极连接，所述源极通过对应的接触孔110同时连接所述源区108和所述沟道区。所述接触孔110穿过层间膜109，所述层间膜109覆盖在所述超结结构的表面。所述多晶硅栅103通过接触孔110连接到由正面金属层112组成的栅极。通常所述超结结构采用沟槽刻蚀将填充P型外延层的工艺方法形成，这种情形下，所述超结结构的所述N型柱101由N型外延层105组成，在所述N型外延层105中形成有超结沟槽，所述P型柱102由填充于所述超结沟槽中的P型外延层组成。所述N型外延层105形成于半导体衬底如硅衬底104的表面。所述半导体衬底104减薄后形成漏区，所述半导体衬底104本身为N型重掺杂时，能有所述半导体衬底104本身的掺杂组成漏区的掺杂；也能通过在所述半导体衬底104的本身掺杂的基础上叠加背面的N型重掺杂的注入形成漏区。在漏区104的背面形成有由背面金属层113组成的漏极。现有超结器件在击穿时，电子流经路径会在沟槽栅周边，产生的电荷进入到栅介质层106中，栅介质层106一般采用栅氧化层，所以会对栅介质层106造成损伤，缩短栅介质层106的寿命，也即器件的高温反向偏压(HTRB)寿命较短。
技术实现思路
本专利技术所要解决的技术问题是提供一种超结器件，能提高器件的HTRB寿命。为此，本专利技术还提供一种超结器件的制造方法。为解决上述技术问题，本专利技术提供的超结器件的超结结构由多个交替排列的N型柱和P型柱组成；所述超结结构的所述N型柱由N型外延层组成，在所述N型外延层中形成有超结沟槽，所述P型柱由填充于所述超结沟槽中的P型掺杂的氧化层组成；所述P型柱通过氧化层中的P型掺杂实现和所述N型柱的电荷平衡。每一所述N型柱和其邻近的所述P型柱组成一个超结单元，电荷流动区的每一个所述超结单元对应于一个超结器件单元，各所述超结器件单元包括：沟槽栅，形成于所述N型柱的顶部，所述沟槽栅包括栅极沟槽以及形成于所述栅极沟槽底部表面和侧面的栅介质层以及填充于所述栅极沟槽中的多晶硅栅。辅助沟槽栅，形成于所述P型柱的顶部，所述辅助沟槽栅包括辅助栅极沟槽以及填充于所述辅助栅极沟槽中的辅助栅极多晶硅。所述辅助栅极沟槽的深度大于所述栅极沟槽的深度，所述辅助沟槽栅用于在器件击穿时对击穿电流进行分流，从而对所述栅介质层进行保护。进一步的改进是，所述P型柱的氧化层为采用TEOS作为硅源形成的氧化层。进一步的改进是，所述P型柱的氧化层的P型掺杂的元素为硼。进一步的改进是，沟道区由形成于所述沟槽栅两侧的所述N型柱表面的P阱组成。进一步的改进是，由N+区组成的源区形成于所述沟道区的表面。进一步的改进是，在所述源区的顶部形成有接触孔，该接触孔的顶部和由正面金属层形成的源极连接。进一步的改进是，所述源极对应的接触孔的底部形成有由P+区组成的沟道引出区，所述沟道引出区的结深大于所述源区的结深，所述沟道引出区的底部和所述沟道区接触并将所述沟道区也连接到所述源极。进一步的改进是，所述多晶硅栅和所述辅助栅极多晶硅都通过接触孔连接到栅极。进一步的改进是，所述栅介质层为栅氧化层。进一步的改进是，所述接触孔穿过层间膜，所述层间膜覆盖在所述超结结构的表面。进一步的改进是，所述N型外延层形成于半导体衬底表面，漏区由形成于减薄后的所述半导体衬底背面的N+区组成。在所述漏区的背面形成有和所述漏区接触的背面金属层，由所述背面金属层组成漏极。为解决上述技术问题，本专利技术提供的超结器件的制造方法包括如下步骤：步骤一、提供一N型外延层，采用光刻刻蚀工艺在所述N型外延层中形成超结沟槽。步骤二、在所述超结沟槽中填充P型掺杂的氧化层，由填充于所述超结沟槽中的氧化层组成P型柱，由各所述P型柱之间的所述N型外延层组成N型柱。由多个所述N型柱和所述P型柱交替排列组成的超结结构；每一所述N型柱和其邻近的所述P型柱组成一个超结单元，所述P型柱通过氧化层中的P型掺杂实现和所述N型柱的电荷平衡。步骤三、采用光刻刻蚀工艺对所述N型柱的顶部的N型外延层进行刻蚀形成位于所述N型柱的顶部形成栅极沟槽。步骤四、在所述栅极沟槽的底部表面和侧面形成栅介质层。步骤五、采用光刻刻蚀工艺在所述P型柱的顶部的氧化层进行刻蚀形成位于所述P型柱的顶部形成辅助栅极沟槽；所述辅助栅极沟槽的深度大于所述栅极沟槽的深度。步骤六、进行多晶硅淀积同时填充所述栅极沟槽和所述辅助栅极沟槽，填充于所述栅极沟槽中的多晶硅组成多晶硅栅，填充于所述辅助栅极沟槽中的多晶硅组成辅助栅极多晶硅。由填充于所述栅极沟槽中的所述多晶硅栅和所述栅介质层组成沟槽栅，由填充于所述辅助栅极沟槽中的所述栅极多晶硅组成辅助沟槽栅，所述辅助沟槽栅用于在器件击穿时对击穿电流进行分流，从而对所述栅介质层进行保护。进一步的改进是，所述P型柱的氧化层为采用TEOS作为硅源形成的氧化层。进一步的改进是，所述TEOS氧化层采用LPCVD、APCVD、PECVD或炉管工艺制作形成。进一步的改进是，所述P型柱的氧化层的P型掺杂的元素为硼。进一步的改进是，所述TEOS氧化层采用TEOS为硅源且采用LPCVD工艺制作形成。进一步的改进是，还包括如下步骤：步骤七、采用P型离子注入工艺和退火扩散工艺形成P阱，所述P阱位于所述沟槽栅两侧的所述N型柱表面并组成沟道区。进一步的改进是，还包括如下步骤：步骤八、进行N型重掺杂的离子注入在所述沟道区的表面形成由N+区组成的源区。进一步的改进是，还包括如下步骤：步骤九、形成层间膜，所述层间膜覆盖在所述超结结构的表面；步骤十、进行接触孔的开口并在开口内填充本文档来自技高网...

【技术保护点】
一种超结器件，其特征在于：超结结构由多个交替排列的N型柱和P型柱组成；所述超结结构的所述N型柱由N型外延层组成，在所述N型外延层中形成有超结沟槽，所述P型柱由填充于所述超结沟槽中的P型掺杂的氧化层组成；所述P型柱通过氧化层中的P型掺杂实现和所述N型柱的电荷平衡；每一所述N型柱和其邻近的所述P型柱组成一个超结单元，电荷流动区的每一个所述超结单元对应于一个超结器件单元，各所述超结器件单元包括：沟槽栅，形成于所述N型柱的顶部，所述沟槽栅包括栅极沟槽以及形成于所述栅极沟槽底部表面和侧面的栅介质层以及填充于所述栅极沟槽中的多晶硅栅；辅助沟槽栅，形成于所述P型柱的顶部，所述辅助沟槽栅包括辅助栅极沟槽以及填充于所述辅助栅极沟槽中的辅助栅极多晶硅；所述辅助栅极沟槽的深度大于所述栅极沟槽的深度，所述辅助沟槽栅用于在器件击穿时对击穿电流进行分流，从而对所述栅介质层进行保护。

【技术特征摘要】
1.一种超结器件，其特征在于：超结结构由多个交替排列的N型柱和P型柱组成；所述超结结构的所述N型柱由N型外延层组成，在所述N型外延层中形成有超结沟槽，所述P型柱由填充于所述超结沟槽中的P型掺杂的氧化层组成；所述P型柱通过氧化层中的P型掺杂实现和所述N型柱的电荷平衡；每一所述N型柱和其邻近的所述P型柱组成一个超结单元，电荷流动区的每一个所述超结单元对应于一个超结器件单元，各所述超结器件单元包括：沟槽栅，形成于所述N型柱的顶部，所述沟槽栅包括栅极沟槽以及形成于所述栅极沟槽底部表面和侧面的栅介质层以及填充于所述栅极沟槽中的多晶硅栅；辅助沟槽栅，形成于所述P型柱的顶部，所述辅助沟槽栅包括辅助栅极沟槽以及填充于所述辅助栅极沟槽中的辅助栅极多晶硅；所述辅助栅极沟槽的深度大于所述栅极沟槽的深度，所述辅助沟槽栅用于在器件击穿时对击穿电流进行分流，从而对所述栅介质层进行保护。2.如权利要求1所述的超结器件，其特征在于：所述P型柱的氧化层为采用TEOS作为硅源形成的氧化层。3.如权利要求1所述的超结器件，其特征在于：所述P型柱的氧化层的P型掺杂的元素为硼。4.如权利要求1所述的超结器件，其特征在于：沟道区由形成于所述沟槽栅两侧的所述N型柱表面的P阱组成。5.如权利要求4所述的超结器件，其特征在于：由N+区组成的源区形成于所述沟道区的表面。6.如权利要求5所述的超结器件，其特征在于：在所述源区的顶部形成有接触孔，该接触孔的顶部和由正面金属层形成的源极连接。7.如权利要求6所述的超结器件，其特征在于：所述源极对应的接触孔的底部形成有由P+区组成的沟道引出区，所述沟道引出区的结深大于所述源区的结深，所述沟道引出区的底部和所述沟道区接触并将所述沟道区也连接到所述源极。8.如权利要求1所述的超结器件，其特征在于：所述多晶硅栅和所述辅助栅极多晶硅都通过接触孔连接到栅极。9.如权利要求1所述的超结器件，其特征在于：所述栅介质层为栅氧化层。10.如权利要求6或8所述的超结器件，其特征在于：所述接触孔穿过层间膜，所述层间膜覆盖在所述超结结构的表面。11.如权利要求1所述的超结器件，其特征在于：所述N型外延层形成于半导体衬底表面，漏区由形成于减薄后的所述半导体衬底背面的N+区组成；在所述漏区的背面形成有和所述漏区接触的背面金属层，由所述背面金属层组成漏极。12.一种超结器件的制造方法，其特征在于，包括如下步骤：步骤一、提供一N型外延层，采用光刻刻蚀工艺在所述N型外延层中形成超结沟槽；步骤二、在所述超结沟槽中填充P型掺杂的氧化层，由填充于所述超结沟槽中的氧化层组成P型柱，由各所述P型柱之间的所述N型外延层组成N型柱；由多个所述N型柱和所述P型柱交替排列组成的超结结构；每一所述N型柱和...

【专利技术属性】
技术研发人员：赵龙杰，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31