DDD MOS器件结构及其制造方法技术

本发明专利技术公开了一种DDD MOS器件结构，包括：P型衬底上方的N型埋层，N型埋层上方的N型外延，N型外延上部平列设置的N型漂移区和P阱，P阱上部平列设置N型重掺杂区和P型重掺杂区，栅氧化层位于N型漂移区和P阱上方，多晶硅栅位于栅氧化层上方，第二N型重掺杂区设置于N型漂移区上部远离多晶硅栅的一侧；其中，第一N型重掺杂区、第二N型重掺杂区和P型重掺杂区中具有硼杂质，以及多晶硅栅下方之外的N型漂移区和P阱中具有硼杂质。本发明专利技术还公开了一种所述DDD MOS器件结构的制造方法。本发明专利技术能在不降低器件导通击穿电压的情况下，提高器件关断击穿电压。

【技术实现步骤摘要】

本专利技术涉及半导体领域，特别是涉及一种DDD MOS(Double Diffused Drain MOSFET，高压双扩散漏器件)器件结构。本专利技术还涉及一种DDD MOS器件结构的制造方法。
技术介绍
DDD MOS(Double Diffused Drain MOSFET)高压双扩散漏器件广泛的应用于电路输出接口、LCD驱动电路等，其工作电压在10～20V左右。DDD MOS容易与传统COMS工艺兼容，工艺较LD MOS简单，制造成本更低。现有DDD MOS结构，包括：P型衬底上方的N型埋层，N型埋层上方的N型外延，N型外延上部平列设置的N型漂移区和P阱，P阱上部平列设置N型重掺杂区和P型重掺杂区，栅氧化层位于N型漂移区和P阱上方，多晶硅栅位于栅氧化层上方，以及N型漂移区中的N型重掺杂区。现有DDD MOS结构的关断击穿电压较低，限制了DDD MOS器件的应用范围。
技术实现思路
本专利技术要解决的技术问题是提供一种在不降低器件导通击穿电压的情况下，提高器件关断击穿电压的DDD MOS器件结构。本专利技术还提供了一种DDD MOS器件结构的制造方法。为解决上述技术问题，本专利技术提供的DDD MOS器件结构，包括：P型衬底上方的N型埋层，N型埋层上方的N型外延，N型外延上部平列设置的N型漂移区和P阱，P阱上部平列设置N型重掺杂区和P型重掺杂区，栅氧化层位于N型漂移区和P阱上方，多晶硅栅位于栅氧化层上方，第二N型重掺杂区设置于N型漂移区上部远离多晶硅栅的一侧；其中，第一N型重掺杂区、第二N型重掺杂区和P型重掺杂区中具有硼杂质，以及多晶硅栅下方之外的N型漂移区和P阱中具有硼杂质。其中，靠近N型漂移区靠近器件表面位置硼杂质浓度高于N型漂移区其他位置的硼杂质浓度。本专利技术提供的DDD MOS器件结构的制造方法，包括：1)在P型衬底上通过N型离子注入形成N型埋层；2)在N型埋层上生长N型外延；3)在N型外延上光刻打开注入区域，注入N型离子形成N型漂移区，注入P型离子形成P阱；4)通过热氧化生长栅氧化层，淀积多晶硅层；5)刻蚀去除部分多晶硅层和栅氧化层，形成多晶硅栅；6)通过离子注入在P阱中分别形成N型重掺杂区和P型重掺杂区；7)在第一N型重掺杂区、第二N型重掺杂区和P型重掺杂区中注入硼杂质，以及多晶硅栅下方之外的N型漂移区和P阱中注入硼离子。其中，实施步骤7)时，注入角度垂直于器件表面，注入能量为10kev到50kev，注入剂量为1e12cm-2到1e13cm-2。本专利技术的N型重掺杂区和P型重掺杂区中具有硼杂质，以及多晶硅栅下方之外的N型漂移区和P阱中具有硼杂质。而多晶硅栅的下方区域是不具有硼杂质的，硼只存在于器件多晶硅栅的下方区域以外的区域。N型漂移区的硼使N型漂移区净N型掺杂浓度降低，有助于漂移区耗尽，提高关断击穿电压(offBV)；同时，多晶硅下方的漂移区N型掺杂浓度没有降低，保证器件的导通击穿电压(onBV)不会降低。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明：图1是本专利技术DDD MOS器件的结构示意图。图2是本专利技术DDD MOS器件制造方法示意图一。图3是本专利技术DDD MOS器件制造方法示意图二。图4是本专利技术DDD MOS器件制造方法示意图三。图5是本专利技术DDD MOS器件制造方法示意图四。图6是本专利技术DDD MOS器件制造方法示意图五。图7是N型漂移区硼杂质分布示意图。附图标记说明1是P型衬底2是N型埋层3是N型外延4是N型漂移区5是P阱6是栅氧化层7是多晶硅栅8是N型重掺杂区9是P型重掺杂区，具体实施方式如图1所示，本专利技术提供的DDD MOS器件结构，包括：P型衬底上方的N型埋层，N型埋层上方的N型外延，N型外延上部平列设置的N型漂移区和P阱，P阱上部平列设置N型重掺杂区和P型重掺杂区，栅氧化层位于N型漂移区和P阱上方，多晶硅栅位于栅氧化层上方，第二N型重掺杂区设置于N型漂移区上部远离多晶硅栅的一侧；其中，第一N型重掺杂区、第二N型重掺杂区和P型重掺杂区中具有硼杂质，以及多晶硅栅下方之外的N型漂移区和P阱中具有硼杂质。参考图7所示，在靠近N型漂移区靠近器件表面位置硼杂质浓度高于N型漂移区其他位置的硼杂质浓度。更具体的是，器件表面位置硼杂质浓度先达到某一浓度后快速升高到的硼杂质浓度峰值，然后硼杂质浓度向器件体内方向逐渐降低直至等于未增加硼离子注入前的硼杂质浓度重合。本专利技术提供的DDD MOS器件结构的制造方法，包括：1)如图2所示，在P型衬底上通过N型离子注入形成N型埋层；2)如图3所示，在N型埋层上生长N型外延；3)如图4所示，在N型外延上光刻打开注入区域，注入N型离子形成N型漂移区，注入P型离子形成P阱；4)如图5所示，通过热氧化生长栅氧化层，淀积多晶硅层；5)刻蚀去除部分多晶硅层和栅氧化层，形成多晶硅栅；6)通过离子注入在P阱中分别形成N型重掺杂区和P型重掺杂区；7)如图6所示，在第一N型重掺杂区、第二N型重掺杂区和P型重掺杂区中注入硼杂质，以及多晶硅栅下方之外的N型漂移区和P阱中垂直方向注入硼离子；硼离子注入角度垂直于器件表面，注入能量为10kev到50kev，注入剂量为1e12cm-2到1e13cm-2。硼离子注入采用普注方式。以上通过具体实施方式和实施例对本专利技术进行了详细的说明，但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
一种DDD MOS器件结构，包括：P型衬底上方的N型埋层，N型埋层上方的N型外延，N型外延上部平列设置的N型漂移区和P阱，P阱上部平列设置第一N型重掺杂区和P型重掺杂区，栅氧化层位于N型漂移区和P阱上方，多晶硅栅位于栅氧化层上方，第二N型重掺杂区设置于N型漂移区上部远离多晶硅栅的一侧；其特征在于:第一N型重掺杂区、第二N型重掺杂区和P型重掺杂区中具有硼杂质，以及多晶硅栅下方之外的N型漂移区和P阱中具有硼杂质。

【技术特征摘要】
1.一种DDD MOS器件结构，包括：P型衬底上方的N型埋层，N型埋层上方的N型外延，N型外延上部平列设置的N型漂移区和P阱，P阱上部平列设置第一N型重掺杂区和P型重掺杂区，栅氧化层位于N型漂移区和P阱上方，多晶硅栅位于栅氧化层上方，第二N型重掺杂区设置于N型漂移区上部远离多晶硅栅的一侧；其特征在于:第一N型重掺杂区、第二N型重掺杂区和P型重掺杂区中具有硼杂质，以及多晶硅栅下方之外的N型漂移区和P阱中具有硼杂质。2.如权利要求1所述的DDD MOS器件结构，其特征在于：靠近N型漂移区靠近器件表面位置硼杂质浓度高于N型漂移区其他位置的硼杂质浓度。3.一种DDD MOS器件结构的制造方法，包括：1)在P型衬底上通过...

【专利技术属性】
技术研发人员：段文婷，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31