System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 屏蔽栅器件及其形成方法技术_技高网

屏蔽栅器件及其形成方法技术

技术编号:41250979 阅读:4 留言:0更新日期:2024-05-09 23:59
本发明专利技术提供屏蔽栅器件及其形成方法,通过形成第一栅极材料层,第一栅极材料层填满第一沟槽,第一栅极材料层填充第二沟槽并在第二沟槽内形成V形凹槽;执行回刻工艺,第一栅极材料层回刻至与第一介质层齐平,第二沟槽内的V形凹槽保留;执行氧化工艺,第一沟槽的部分第一栅极材料层氧化形成隔离层,第二沟槽内的部分第一栅极材料层形成凸起的氧化层结构;采用湿法刻蚀工艺去除第一沟槽内的高于隔离层的第一介质层时,第二沟槽内的凸起的氧化层结构构成第一介质层的侧墙保护第一介质层的侧壁不被刻蚀,进而后续不会残留多晶硅,避免了器件漏电的问题。同时,第二沟槽内第一栅极材料层为V型形貌,有效降低第二沟槽的台阶并提升后续工艺的可控性。

【技术实现步骤摘要】

本专利技术涉及半导体,特别涉及一种屏蔽栅器件及其形成方法


技术介绍

1、现有小尺寸屏蔽栅器件,沟槽侧壁采用氧化-氮化-氧化以及较厚热氧化结构,形成两层多晶硅间绝缘层同时保证沟槽线宽不受影响。

2、图1是现有技术中的终端区沟槽的sem图。衬底100包括终端区,终端区内形成有沟槽,沟槽内形成有多晶硅层,终端区沟槽侧壁的厚氧化结构形成过程中,厚氧化结构实际形貌为圆弧型,在有源区的沟槽内的侧墙(ono)去除过程中,终端区沟槽内的两侧的厚氧化结构急剧损失,最终形成凹坑101,如图1所示。

3、由于终端区沟槽内存在凹坑,有源区的沟槽的栅多晶硅沉积和回刻后,终端区沟槽的凹坑内残留多晶硅,终端区的多晶硅接触孔刻蚀后形成接触插塞,接触插塞和两侧凹坑内的多晶硅距离过近,造成漏电失效问题。

4、同时,由于终端区沟槽内厚氧化结构圆弧型的形貌,终端区沟槽处的台阶波动较大,影响到后续工艺的可控性。


技术实现思路

1、本专利技术的目的在于提供一种屏蔽栅器件及其形成方法,以解决小尺寸屏蔽栅器件的漏电失效以及终端区沟槽处的台阶波动较大中的至少一个问题。

2、为解决上述技术问题,本专利技术提供一种屏蔽栅器件的形成方法,包括:

3、提供一衬底,所述衬底包括有源区和终端区,所述有源区的衬底上形成有第一沟槽,所述终端区的衬底上形成有第二沟槽,所述第一沟槽的宽度小于所述第二沟槽的宽度,所述第一沟槽和所述第二沟槽内形成有第一介质层,所述第一介质层覆盖所述衬底、所述第一沟槽和所述第二沟槽的表面;

4、形成第一栅极材料层,所述第一栅极材料层填满所述第一沟槽,所述第一栅极材料层填充所述第二沟槽并在所述第二沟槽内形成v形凹槽;

5、执行回刻工艺,所述第一栅极材料层回刻至与所述第一介质层齐平,所述第二沟槽内的v形凹槽保留;

6、执行氧化工艺,所述第一沟槽的部分第一栅极材料层氧化形成隔离层,所述第二沟槽内的部分第一栅极材料层氧化形成具有凸起的氧化层结构;

7、形成第二栅极材料层,在所述第一沟槽内,所述第一栅极材料层构成屏蔽栅,所述第二栅极材料层构成第一栅极,在所述第二沟槽内,所述第一栅极材料层构成第二栅极。

8、可选的,在执行回刻工艺和执行氧化工艺之间包括:

9、去除所述第一沟槽内的部分所述第一栅极材料层,并保留所述第二沟槽内的第一栅极材料层和v形凹槽。

10、可选的,去除所述第一沟槽内的部分所述第一栅极材料层,并保留所述第二沟槽内的第一栅极材料层和v形凹槽的步骤包括:

11、形成图形化的掩膜层,所述图形化的掩膜层覆盖所述第二沟槽并暴露出所述第一沟槽;

12、以所述图形化的掩膜层为掩膜,刻蚀所述第一沟槽内的部分所述第一栅极材料层,并保留所述第二沟槽内的第一栅极材料层和v形凹槽。

13、可选的,在执行氧化工艺之后且在形成第二栅极材料层之前,采用湿法刻蚀工艺去除所述第一沟槽内的高于所述隔离层的第一介质层,所述第二沟槽内的凸起的氧化层结构构成所述第一介质层的侧墙保护所述第二沟槽内的所述第一介质层的侧壁不被刻蚀。

14、可选的,所述第一栅极材料层的厚度和所述第一介质层的厚度之和为所述第二沟槽的宽度的二分之一。

15、可选的,所述第一栅极材料层和所述第二栅极材料层的材质为多晶硅。

16、可选的,所述第一介质层为氮化硅、氧化硅或者氮氧化硅中的一种或多种。

17、可选的,在所述第一沟槽内形成第一栅极后,包括:

18、形成源区,所述源区位于所述第一沟槽两侧的衬底内;

19、形成第二介质层,所述第二介质层覆盖所述衬底、所述第一沟槽内的第一栅极和所述第二沟槽的凸起的氧化层结构;

20、形成至少两个接触孔,位于有源区的所述接触孔贯穿所述第二介质层延伸至所述源区,位于终端区的所述接触孔贯穿第二介质层延伸至所述第二沟槽内的第二栅极顶部。

21、可选的,形成接触孔之后,在所述接触孔内形成接触插塞,位于有源区的所述接触插塞用于将所述源区引出至金属层,位于终端区的所述接触插塞用于将所述第二栅极引出至金属层。

22、基于同一专利技术构思,本专利技术还提供一种屏蔽栅器件,采用上述任一项所述的屏蔽栅器件的形成方法形成,包括:

23、衬底,所述衬底包括有源区和终端区,所述有源区的衬底上形成有第一沟槽,所述终端区的衬底上形成有第二沟槽,所述第一沟槽的宽度小于所述第二沟槽的宽度,所述第一沟槽和所述第二沟槽内形成有第一介质层,所述第一介质层覆盖所述第一沟槽和所述第二沟槽的底部和侧壁;

24、屏蔽栅,所述屏蔽栅位于所述第一沟槽内的下部;

25、隔离层,所述第一沟槽的隔离层位于所述屏蔽栅上,用于隔离所述屏蔽栅和第一栅极,所述第二沟槽内的凸起的氧化层结构位于第二栅极顶部;

26、第一栅极,位于所述第一沟槽的隔离层上;

27、第二栅极,位于所述第二沟槽的凸起的氧化层结构下。

28、在本专利技术提供的屏蔽栅器件及其形成方法中,通过形成第一栅极材料层,第一栅极材料层填满第一沟槽,第一栅极材料层填充第二沟槽并在第二沟槽内形成v形凹槽;执行回刻工艺,第一栅极材料层回刻至与第一介质层齐平,第二沟槽内的v形凹槽保留;执行氧化工艺,第一沟槽的部分第一栅极材料层氧化形成隔离层,第二沟槽内的部分第一栅极材料层形成轻微凸起的氧化层结构;采用湿法刻蚀工艺去除所述第一沟槽内的高于所述隔离层的第一介质层时,所述第二沟槽内的凸起的氧化层结构构成所述第一介质层的侧墙保护所述第一介质层的侧壁不被刻蚀,进而后续不会残留多晶硅,避免了器件漏电的问题;同时,由于第二沟槽内第一栅极材料层为v型形貌,执行氧化工艺后及湿法刻蚀工艺后第二沟槽中心位置突出并不明显,有效降低第二沟槽的上方氧化层的台阶幅度并提升后续工艺的可控性。

本文档来自技高网...

【技术保护点】

1.一种屏蔽栅器件的形成方法,其特征在于,包括:

2.根据权利要求1所述的屏蔽栅器件的形成方法,其特征在于,在执行回刻工艺和执行氧化工艺之间包括:

3.根据权利要求2所述的屏蔽栅器件的形成方法,其特征在于,去除所述第一沟槽内的部分所述第一栅极材料层,并保留所述第二沟槽内的第一栅极材料层和V形凹槽的步骤包括:

4.根据权利要求1所述的屏蔽栅器件的形成方法,其特征在于,在执行氧化工艺之后且在形成第二栅极材料层之前,采用湿法刻蚀工艺去除所述第一沟槽内的高于所述隔离层的第一介质层,所述第二沟槽内的凸起的氧化层结构构成所述第一介质层的侧墙保护所述第二沟槽内的所述第一介质层的侧壁不被刻蚀。

5.根据权利要求1所述的屏蔽栅器件的形成方法,其特征在于,所述第一栅极材料层的厚度和所述第一介质层的厚度之和为所述第二沟槽的宽度的二分之一。

6.根据权利要求1所述的屏蔽栅器件的形成方法,其特征在于,所述第一栅极材料层和所述第二栅极材料层的材质为多晶硅。

7.根据权利要求1所述的屏蔽栅器件的形成方法,其特征在于,所述第一介质层为氮化硅、氧化硅或者氮氧化硅中的一种或多种。

8.根据权利要求1所述的屏蔽栅器件的形成方法,其特征在于,在所述第一沟槽内形成第一栅极后,包括:

9.根据权利要求8所述的屏蔽栅器件的形成方法,其特征在于,形成接触孔之后,在所述接触孔内形成接触插塞,位于有源区的所述接触插塞用于将所述源区引出至金属层,位于终端区的所述接触插塞用于将所述第二栅极引出至金属层。

10.一种屏蔽栅器件,其特征在于,采用如权利要求1~9任一项所述的屏蔽栅器件的形成方法形成,包括:

...

【技术特征摘要】

1.一种屏蔽栅器件的形成方法,其特征在于,包括:

2.根据权利要求1所述的屏蔽栅器件的形成方法,其特征在于,在执行回刻工艺和执行氧化工艺之间包括:

3.根据权利要求2所述的屏蔽栅器件的形成方法,其特征在于,去除所述第一沟槽内的部分所述第一栅极材料层,并保留所述第二沟槽内的第一栅极材料层和v形凹槽的步骤包括:

4.根据权利要求1所述的屏蔽栅器件的形成方法,其特征在于,在执行氧化工艺之后且在形成第二栅极材料层之前,采用湿法刻蚀工艺去除所述第一沟槽内的高于所述隔离层的第一介质层,所述第二沟槽内的凸起的氧化层结构构成所述第一介质层的侧墙保护所述第二沟槽内的所述第一介质层的侧壁不被刻蚀。

5.根据权利要求1所述的屏蔽栅器件的形成方法,其特征在于,所述第一栅极材料层的厚度和所述第一介质层的厚度...

【专利技术属性】
技术研发人员:颜树范
申请(专利权)人:上海华虹宏力半导体制造有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1