具有垂直器件的两端口SRAM单元结构制造技术

本发明专利技术描述了两端口SRAM单元。在一个实施例中，一个单元包括第一、第二和读端口下拉晶体管、第一和第二上拉晶体管、第一、第二和读端口传输门晶体管。每个晶体管都包括位于有源区域中的第一源极/漏极区域、在有源区域之上延伸的沟道以及位于沟道之上的第二源极/漏极区域。各下拉晶体管的第一源极/漏极区域通过第一有源区域电连接。各上拉晶体管的第一源极/漏极区域通过第二有源区域电连接。第一栅电极环绕第一上拉晶体管、第一下拉晶体管和读端口下拉晶体管的沟道。第二栅电极环绕第二上拉晶体管和第二下拉晶体管的沟道。第一上拉晶体管、第一下拉晶体管和第一传输门晶体管的第二源极/漏极区域电连接至第二栅电极。第二上拉晶体管、第二下拉晶体管和第二传输门晶体管的第二源极/漏极区域电连接至第一栅电极。本发明专利技术还提供了一种形成两端口SRAM单元的方法。

【技术实现步骤摘要】

本专利技术总体涉及集成电路，更具体地，涉及静态随机存取存储器(SRAM)及其形成方法。
技术介绍
静态随机存取存储器(SRAM)通常被用于集成电路。SRAM单元具有保持数据而无需刷新的有利特征。随着对集成电路速度不断增长的要求，SRAM单元的读取和写入速度也变得更加重要。
技术实现思路
根据本专利技术的一个方面，提供了一种结构，包括两端口静态随机存取存储单元。该单元包括：第一下拉晶体管，包括位于衬底中的第一有源区域中的第一源极/漏极区域、在第一有源区域之上延伸的第一垂直沟道以及位于第一垂直沟道之上的第二源极/漏极区域；第二下拉晶体管，包括位于第一有源区域中的第三源极/漏极区域、在第一有源区域之上延伸的第二垂直沟道以及位于第二垂直沟道之上的第四源极/漏极区域，第一源极/漏极区域通过第一有源区域电连接至第三源极/漏极区域；第一上拉晶体管，包括位于衬底中的第二有源区域中的第五源极/漏极区域、在第二有源区域之上延伸的第三垂直沟道以及位于第三垂直沟道之上的第六源极/漏极区域；第二上拉晶体管，包括位于第二有源区域中的第七源极/漏极区域、在第二有源区域之上延伸的第四垂直沟道以及位于第四垂直沟道之上的第八源极/漏极区域，第五源极/漏极区域通过第二有源区域电连接至第七源极/漏极区域；第一传输门晶体管，包括位于衬底中的第三有源区域中的第九源极/漏极区域、在第三有源区域之上延伸的第五垂直沟道以及位于第五垂直沟道之上的第十源极/漏极区域；第二传输门晶体管，包括位于衬底中的第四有
源区域中的第十一源极/漏极区域、在第四有源区域之上延伸的第六垂直沟道以及位于第六垂直沟道之上的第十二源极/漏极区域；读端口下拉晶体管，包括位于衬底中的第五有源区域中的第十三源极/漏极区域、在第五有源区域之上延伸的第七垂直沟道以及位于第七垂直沟道之上的第十四源极/漏极区域；读端口传输门晶体管，包括位于第五有源区域中的第十五源极/漏极区域、在第五有源区域之上延伸的第八垂直沟道以及位于第八垂直沟道之上的第十六源极/漏极区域。第一栅电极，环绕第一垂直沟道、第三垂直沟道和第七垂直沟道中的每一个；第二栅电极，环绕第二垂直沟道和第四垂直沟道中的每一个；第三栅电极，环绕第五垂直沟道；第四栅电极，环绕第六垂直沟道；第五栅电极，环绕第八垂直沟道。第一导电部件，位于第二源极/漏极区域、第六源极/漏极区域和第十源极/漏极区域之上并且电连接至第二源极/漏极区域、第六源极/漏极区域和第十源极/漏极区域，第一导电部件还电连接至第二栅电极，以及第二导电部件，位于第四源极/漏极区域、第八源极/漏极区域和第十二源极/漏极区域之上并且电连接至第四源极/漏极区域、第八源极/漏极区域和第十二源极/漏极区域，第二导电部件进一步电连接至第一栅电极。根据本专利技术的另一方面，提供了一种结构，包括存储阵列。该阵列包括：多个两端口静态随机存储存储(2PSRAM)单元，2PSRAM单元以列和行进行布置，每个2PSRAM单元都包括第一下拉垂直晶体管、第二下拉垂直晶体管、第一上拉垂直晶体管、第二上拉垂直晶体管、第一传输门垂直晶体管、第二传输门垂直晶体管、读端口下拉垂直晶体管和读端口传输门垂直晶体管，第一下拉垂直晶体管、第一上拉垂直晶体管和第一传输门垂直晶体管的对应第一源极/漏极区域连接在一起并且连接至第二上拉垂直晶体管和第二下拉垂直晶体管的对应栅极，第二下拉垂直晶体管、第二上拉垂直晶体管和第二传输门垂直晶体管的对应源极/漏极区域连接在一起并且连接至第一上拉垂直晶体管、第一下拉垂直晶体管和读端口下拉垂直晶体管的对应栅极。在存储阵列的每一列2PSRAM单元中：第一电源节点有源区域位于衬底中并且沿着对应列延伸，对应列中的每个2PSRAM单元的第一上拉垂直晶体管和第二上拉垂直晶体管的对应第二源极/漏极区
域设置在第一电源节点有源区域中，写第二电源节点有源区域位于衬底中并且沿着对应列延伸，对应列中的每个2PSRAM的第一下拉垂直晶体管和第二下拉垂直晶体管的对应第二源极/漏极区域设置在写第二电源节点有源区域中，写位线节点有源区域位于衬底中并且沿着对应列延伸，对应列中的每个2PSRAM单元的第一传输门垂直晶体管的第二源极/漏极区域设置在写位线节点有源区域中，并且互补写位线节点有源区域位于衬底中并且沿着对应列延伸，对应列中的每个2PSRAM单元的第二传输门垂直晶体管的第二源极/漏极区域设置在互补写位线节点有源区域中。在存储阵列的每个2PSRAM单元中，局部节点有源区域位于衬底中并且包含在对应2PSRAM单元的区域内，对应2PSRAM单元的读端口下拉垂直晶体管和读端口传输门垂直晶体管的对应第二源极/漏极区域设置在局部节点有源区域中。根据本专利技术的又一方面，提供了一种方法，包括：在衬底中限定第一电源节点有源区域、写第二电源节点有源区域、写位线节点有源区域、互补写位线节点有源区域和局部节点有源区域；在一区域中形成第一垂直沟道结构、第二垂直沟道结构、第三垂直沟道结构、第四垂直沟道结构、第五垂直沟道结构、第六垂直沟道结构、第七垂直沟道结构和第八垂直沟道结构，第一垂直沟道结构、第二垂直沟道结构、第三垂直沟道结构、第四垂直沟道结构、第五垂直沟道结构、第六垂直沟道结构、第七垂直沟道结构和第八垂直沟道结构中的每一个都包括设置在对应有源区域中的第一源极/漏极区域、位于第一源极/漏极区域之上的沟道区域和位于沟道区域之上的第二源极/漏极区域，第一垂直沟道结构的第一源极/漏极区域设置在第一电源节点有源区域中，第二垂直沟道结构的第一源极/漏极区域设置在第一电源节点有源区域中，第三垂直沟道结构的第一源极/漏极区域设置在写第二电源节点有源区域中，第四垂直沟道结构的第一源极/漏极区域设置在写第二电源节点有源区域中，第五垂直沟道结构的第一源极/漏极区域设置在写位线节点有源区域中，第六垂直沟道结构的第一源极/漏极区域设置在互补写位线节点有源区域中，第七垂直沟道结构的第一源极/漏极区域设置在局部节点有源区域中，第八垂直沟道结构的第一源极/漏极区域设置在局部
节点有源区域中；在衬底上方形成第一栅电极、第二栅电极、第三栅电极、第四栅电极和第五栅电极，第一栅电极环绕第一垂直沟道结构、第三垂直沟道结构和第七垂直沟道结构，第二栅电极环绕第二垂直沟道结构和第四垂直沟道结构，第三栅电极环绕第五垂直沟道结构，第四栅电极环绕第六垂直沟道结构，第五栅电极环绕第八垂直沟道结构，以及将第一垂直沟道结构、第三垂直沟道结构和第五垂直沟道结构的对应的第二源极/漏极区域电连接在一起并且电连接至第二栅电极，并且将第二垂直沟道结构、第四垂直沟道结构和第六垂直沟道结构的对应的第二源极/漏极区域电连接在一起并且电连接至第一栅电极。附图说明当阅读附图时，根据以下详细的描述来更好地理解本专利技术的各个方面。应该注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了讨论的清楚，可以任意地增加或减小各个部件的尺寸。图1是根据一些实施例的两端口静态随机存取存储器(SRAM)位单元的电路图。图2至图23以及图24A是根据一些实施例的在用于形成垂直围栅(VGAA)器件结构的工艺期间本文档来自技高网...

【技术保护点】
一种结构，包括：两端口静态随机存取存储单元，包括：第一下拉晶体管，包括位于衬底中的第一有源区域中的第一源极/漏极区域、在所述第一有源区域之上延伸的第一垂直沟道以及位于所述第一垂直沟道之上的第二源极/漏极区域，第二下拉晶体管，包括位于所述第一有源区域中的第三源极/漏极区域、在所述第一有源区域之上延伸的第二垂直沟道以及位于所述第二垂直沟道之上的第四源极/漏极区域，所述第一源极/漏极区域通过所述第一有源区域电连接至所述第三源极/漏极区域，第一上拉晶体管，包括位于所述衬底中的第二有源区域中的第五源极/漏极区域、在所述第二有源区域之上延伸的第三垂直沟道以及位于所述第三垂直沟道之上的第六源极/漏极区域，第二上拉晶体管，包括位于所述第二有源区域中的第七源极/漏极区域、在所述第二有源区域之上延伸的第四垂直沟道以及位于所述第四垂直沟道之上的第八源极/漏极区域，所述第五源极/漏极区域通过所述第二有源区域电连接至所述第七源极/漏极区域，第一传输门晶体管，包括位于所述衬底中的第三有源区域中的第九源极/漏极区域、在所述第三有源区域之上延伸的第五垂直沟道以及位于所述第五垂直沟道之上的第十源极/漏极区域，第二传输门晶体管，包括位于所述衬底中的第四有源区域中的第十一源极/漏极区域、在所述第四有源区域之上延伸的第六垂直沟道以及位于所述第六垂直沟道之上的第十二源极/漏极区域，读端口下拉晶体管，包括位于所述衬底中的第五有源区域中的第十三源极/漏极区域、在所述第五有源区域之上延伸的第七垂直沟道以及位于所述第七垂直沟道之上的第十四源极/漏极区域，读端口传输门晶体管，包括位于所述第五有源区域中的第十五源极/漏极区域、在所述第五有源区域之上延伸的第八垂直沟道以及位于所述第八垂直沟道之上的第十六源极/漏极区域，第一栅电极，环绕所述第一垂直沟道、所述第三垂直沟道和所述第七垂直沟道中的每一个，第二栅电极，环绕所述第二垂直沟道和所述第四垂直沟道中的每一个，第三栅电极，环绕所述第五垂直沟道；第四栅电极，环绕所述第六垂直沟道，第五栅电极，环绕所述第八垂直沟道，第一导电部件，位于所述第二源极/漏极区域、所述第六源极/漏极区域和所述第十源极/漏极区域之上并且电连接至所述第二源极/漏极区域、所述第六源极/漏极区域和所述第十源极/漏极区域，所述第一导电部件还电连接至所述第二栅电极，以及第二导电部件，位于所述第四源极/漏极区域、所述第八源极/漏极区域和所述第十二源极/漏极区域之上并且电连接至所述第四源极/漏极区域、所述第八源极/漏极区域和所述第十二源极/漏极区域，所述第二导电部件进一步电连接至所述第一栅电极。...

【技术特征摘要】
2015.04.17 US 14/690,0681.一种结构，包括：两端口静态随机存取存储单元，包括：第一下拉晶体管，包括位于衬底中的第一有源区域中的第一源极/漏极区域、在所述第一有源区域之上延伸的第一垂直沟道以及位于所述第一垂直沟道之上的第二源极/漏极区域，第二下拉晶体管，包括位于所述第一有源区域中的第三源极/漏极区域、在所述第一有源区域之上延伸的第二垂直沟道以及位于所述第二垂直沟道之上的第四源极/漏极区域，所述第一源极/漏极区域通过所述第一有源区域电连接至所述第三源极/漏极区域，第一上拉晶体管，包括位于所述衬底中的第二有源区域中的第五源极/漏极区域、在所述第二有源区域之上延伸的第三垂直沟道以及位于所述第三垂直沟道之上的第六源极/漏极区域，第二上拉晶体管，包括位于所述第二有源区域中的第七源极/漏极区域、在所述第二有源区域之上延伸的第四垂直沟道以及位于所述第四垂直沟道之上的第八源极/漏极区域，所述第五源极/漏极区域通过所述第二有源区域电连接至所述第七源极/漏极区域，第一传输门晶体管，包括位于所述衬底中的第三有源区域中的第九源极/漏极区域、在所述第三有源区域之上延伸的第五垂直沟道以及位于所述第五垂直沟道之上的第十源极/漏极区域，第二传输门晶体管，包括位于所述衬底中的第四有源区域中的第十一源极/漏极区域、在所述第四有源区域之上延伸的第六垂直沟道以及位于所述第六垂直沟道之上的第十二源极/漏极区域，读端口下拉晶体管，包括位于所述衬底中的第五有源区域中的第十三源极/漏极区域、在所述第五有源区域之上延伸的第七垂直沟道以及位于所述第七垂直沟道之上的第十四源极/漏极区域，读端口传输门晶体管，包括位于所述第五有源区域中的第十五源极/漏极区域、在所述第五有源区域之上延伸的第八垂直沟道以及位于所述
\t第八垂直沟道之上的第十六源极/漏极区域，第一栅电极，环绕所述第一垂直沟道、所述第三垂直沟道和所述第七垂直沟道中的每一个，第二栅电极，环绕所述第二垂直沟道和所述第四垂直沟道中的每一个，第三栅电极，环绕所述第五垂直沟道；第四栅电极，环绕所述第六垂直沟道，第五栅电极，环绕所述第八垂直沟道，第一导电部件，位于所述第二源极/漏极区域、所述第六源极/漏极区域和所述第十源极/漏极区域之上并且电连接至所述第二源极/漏极区域、所述第六源极/漏极区域和所述第十源极/漏极区域，所述第一导电部件还电连接至所述第二栅电极，以及第二导电部件，位于所述第四源极/漏极区域、所述第八源极/漏极区域和所述第十二源极/漏极区域之上并且电连接至所述第四源极/漏极区域、所述第八源极/漏极区域和所述第十二源极/漏极区域，所述第二导电部件进一步电连接至所述第一栅电极。2.根据权利要求1所述的结构，其中，所述第一有源区域、所述第二有源区域、所述第三有源区域和所述第四有源区域中的每一个延伸到所述两端口静态随机存取存储单元的区域外。3.根据权利要求1所述的结构，其中，所述第一有源区域包括第三导电部件，所述第二有源区域包括第四导电部件，所述第三有源区域包括第五导电部件，所述第四有源区域包括第六导电部件，并且所述第五有源区域包括第七导电部件。4.根据权利要求1所述的结构，其中，所述两端口静态随机存取存储单元包括位于所述衬底中的第一p阱、位于所述衬底中的n阱和位于所述衬底中的第二p阱，所述n阱设置在所述第一p阱和所述第二p阱之间，所述第一有源区域和所述第三有源区域设置在所述第一p阱中，所述第二有源区域设置在所述n阱中，所述第四有源区域和所述第五有源区域设置在所述第二p阱中。5.根据权利要求1所述的结构，其中，所述第一垂直沟道、所述第三垂直沟道、所述第五垂直沟道和所述第七垂直沟道沿着第一方向对齐，所述第二垂直沟道、所述第四垂直沟道、所述第六垂直沟道和所述第八垂直沟道沿着第二方向对齐，所述第一方向和所述第二方向中的每一个都与所述第一有源区域、所述第二有源区域、所述第三有源区域和所述第四有源区域中的每一个相交。6.根据权利要求1所述的结构，其中，在所述两端口静态随机存取存储单元的区域中没有接触件物理连接至所述第一有源区域、所述第二有源区域、所述第三有源区域、所述第四有源区域和所述第五有源区域中的任何一个。7.根据权利要求1所述的结构，其中，所述第五有源区域是包含在所述两端口静态随机存取存储单元的区域内的岛区。8.一种结构，包括：存储阵列，包括：多个两端口静态随机存储存储(2PSRAM)单元，所述2PSRAM...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71