用于具有双层面结构层和声学端口的MEMS结构的方法技术

本发明专利技术涉及用于具有双层面结构层和声学端口的MEMS结构的方法。一种用于制造MEMS器件的方法包括将第一牺牲层沉积和图案化到硅衬底上，第一牺牲层被部分移除以留下第一剩余氧化物。此外，该方法包括将导电结构层沉积在硅衬底上，导电结构层与硅衬底的至少一部分进行物理接触。此外，在导电结构层的顶部上形成第二牺牲层。执行硅衬底的图案化和蚀刻，从而在第二牺牲层处停止。另外，将MEMS衬底结合到CMOS晶片，CMOS晶片具有形成在其上的金属层。在MEMS衬底与金属层之间形成电连接。

【技术实现步骤摘要】
用于具有双层面结构层和声学端口的MEMS结构的方法相关申请的交叉引用 本申请要求Daneman等人于2013年2月27日提交的、标题为“METHODS FOR MEMSSTRUCTURE WITH DUAL-LEVEL STRUCTURAL LAYER AND ACOUSTIC PORT”的美国临时申请N0.61/770，214的优先权，该临时申请的公开通过引用如同完整阐述一样并入本文。
技术介绍
本专利技术的各种实施例总地涉及MEMS器件，并且具体地涉及用于制造它的方法。用于制造MEMS声学器件的典型手段是在两个分离的芯片中制作MEMS衬底和CMOS衬底，这二者形成MEMS器件。这导致MEMS器件大而具有MEMS至CMOS互连引起的不期望闻的寄生电容。所期望的是一种具有严格控制的MEMS结构厚度容差的紧凑CM0S-MEMS集成声学器件和一种可靠的制造流程。
技术实现思路
简要地，一种用于制造MEMS器件的方法包括将第一牺牲层沉积和图案化到硅衬底上，第一牺牲层被部分移除以留下第一剩余氧化物。此外，该方法包括将导电结构层沉积在硅衬底上，导电结构层与硅衬底的至少一部分进行物理接触。此外，在导电结构层的顶部上形成第二牺牲层。执行硅衬底的图案化和蚀刻，从而在第二牺牲层处停止。另外，将MEMS衬底结合到CMOS晶片，CMOS晶片具有形成在其上的金属层。在MEMS衬底与金属层之间形成电连接。通过参照说明书的剩余部分和附图，可以认识到对本文公开的具体实施例的特性和优点的进一步理解。【附图说明】图1A-1S示出了根据本专利技术的方法的制造MEMS器件的过程。图2A-2L示出了根据本专利技术的另一方法的制造MEMS器件的过程。图3A-30示出了根据本专利技术的再另一方法的制造MEMS器件的过程。图4A-4I示出了根据本专利技术的又另一方法的制造MEMS器件的过程。图5A-5H示出了根据本专利技术的另一方法的制造MEMS器件的过程。图6A-6J示出了根据本专利技术的另一方法的制造MEMS器件的过程。图7A-7K示出了根据本专利技术的另一方法的制造MEMS器件的过程。【具体实施方式】在所描述的实施例中，微电机系统(MEMS)指代一类结构或器件，其使用像半导体这样的工艺来制造并且展现诸如移动或变形能力的机械特性。MEMS经常但并不始终与电信号交互。MEMS器件包括但不限于致动器、陀螺仪、加速计、磁强计、压力传感器、麦克风以及射频部件。包含MEMS结构的硅晶片被称为MEMS晶片。在所描述的实施例中，MEMS器件可以指代实现为微电机系统的半导体器件。MEMS结构可以指代可以作为较大MEMS器件的部分的任何特征。工程化绝缘体上硅(engineeredsilicon-on-1nsulator) (ESOI)晶片可以指代在娃器件层或衬底下方具有空腔的SOI晶片。承载晶片(handle wafer)典型地指代较厚衬底，其用作绝缘体上硅晶片中较薄硅器件衬底的载体。承载衬底(handle substrate)和承载晶片可以互换。在所描述的实施例中，空腔可以指代衬底晶片中的开口或凹部，并且外壳可以指代完全封闭的空间。立柱可以是MEMS器件的空腔中用于机械支撑的垂直结构。支座(standoff)可以是提供电接触的垂直结构。在所描述的实施例中，背空腔可以指代部分封闭的空腔，经由压力均衡通道(PEC)使其等于环境压力。在一些实施例中，背空腔也称为背腔室。形成在CM0S-MEMS器件中的背空腔可以称为集成的背空腔。也称为泄漏通道/路径的压力均衡通道是用于背空腔至环境压力的低频或静态压力均衡的声学通道。在所描述的实施例中，MEMS器件内在受力时移动的刚性结构可以称为板。背板可以是用作电极的穿孔板。在所描述的实施例中，穿孔指代用于减小移动的板中的空气阻尼的声学开口。声学端口可以是用于感测声学压力的开口。声学壁垒可以是防止或者延迟声学压力到达器件的特定部分的结构。铰链是通过锚来提供到衬底的顺应附着的结构。可以通过立柱的分步蚀刻和在PEC上创建部分立柱重叠来创建延伸的声学间隙。面内凸部挡块(bump stop)是板的延伸，其与器件密封件接触以限制板的平面中的移动范围。旋转凸部挡块是板的用于限制旋转范围的延伸。现在参照图1A-1S，示出了根据本专利技术的方法的制造MEMS器件的过程。在图1A中，MEMS器件10被示出为包括硅晶片12，在其顶部上示出支座13。支座13被部分蚀刻到硅晶片12中。在图1B中，执行氧化物沉积和蚀刻以形成用于薄部分膜的掩模14。该掩模由氧化物制成并且形成在支座13之间的硅晶片12的顶部上。在图1C中，多晶硅16沉积在硅晶片12、支座13和掩模14的顶部上。在所描述的实施例中，多晶体硅被称为多晶硅。多晶硅16的厚度实质上限定了 MEMS器件10的薄区域的厚度。在图1D中，氧化硅18示出为被沉积，并且执行化学机械抛光(CMP)以平整氧化硅18的表面。如将关于图1E而清楚的，氧化硅18帮助结合到临时承载晶片。在图1E中，临时承载晶片20结合到氧化硅18。在本专利技术的示例性方法中，氧化硅熔融结合用于将临时承载晶片20结合到氧化硅18。在另一实施例中，使用临时聚合物结合。在图1F中，硅晶片12的底表面被研磨和抛光以形成图1G中示出的结构。因此，在图1G处，硅晶片12比其在图1F中或在研磨之前更薄。图1G中的硅晶片的厚度实质上限定了 MEMS器件10的厚结构的厚度。如图1G中所示，在硅晶片12的底表面的选择区域中图案化光刻胶22。光刻胶的此类图案化实质上如所期望的那样保护硅晶片12以免在下一步中被蚀刻。在图1H中，在光刻胶22上执行干法蚀刻，如图1H中的箭头所示。在本专利技术的示例性方法中，深反应离子蚀刻(DRIE)被选择作为用于蚀刻的方法，并且与针对氧化硅相比对于娃和多晶娃具有更闻的蚀刻速率。通过停留在氧化娃18处的多晶娃16来蚀刻娃晶片12的选择区域，由此形成硅晶片12’和多晶硅16’。在蚀刻之后，氧化硅在其中不存在光刻胶的区域中和/或当受氧化物掩模14保护时连接到多晶硅16’。图1H示出在该蚀刻步骤完成后的MEMS衬底24。图1I示出了承载晶片30，硅被部分蚀刻到该承载晶片30中以限定空腔33跟着进行氧化。承载晶片30被示出为包括在其上形成二氧化硅层34的硅(或“帽”)层32，在二氧化硅层34中形成空腔33。在图1J中，MEMS衬底24被示出结合到承载晶片30。在示例性方法中，熔融结合用于该过程。在图1K中，通过机械研磨、蚀刻或其组合来移除临时承载晶片20。在其中使用聚合物临时结合来附着临时承载晶片20的替代实施例中，使用聚合物溶剂、加热或其组合来移除临时承载晶片20。在被移除之前，临时承载晶片20支撑前面的变薄过程同时在处理期间保护硅晶片12’。在图1L中，使用光刻法来部分蚀刻氧化娃18以曝露多晶娃16’。曝露的多晶娃16’’与硅晶片12’的直接在其下的部分一起形成支座。注意，氧化硅18’未被完全蚀刻，其中形成在膜14的顶部上和部分地在多晶硅16’的顶部上的部分在图1L的蚀刻步骤之后剩余。在图1M中，导电层36被示出沉积在曝露的多晶硅16’的顶部上。在示例性实施例中，导电层36由锗制成，但是可以采用其他合适的材料，诸如但不限于金、铝和锡。执行氧化硅18’的汽相或液相氢本文档来自技高网...

【技术保护点】
一种用于制造MEMS器件的方法，包括：将第一牺牲层沉积和图案化到硅衬底上，第一牺牲层被部分移除以留下第一剩余氧化物；将导电结构层沉积在硅衬底上，导电结构层与硅衬底的至少一部分进行物理接触；在导电结构层的顶部上形成第二牺牲层；图案化和蚀刻硅衬底并在第二牺牲层处停止；将MEMS衬底结合到CMOS晶片，CMOS晶片具有形成在其上的金属层；以及在MEMS衬底与金属层之间形成电连接。

【技术特征摘要】
2013.02.27 US 61/770214;2013.11.19 US 14/0845691.一种用于制造MEMS器件的方法，包括: 将第一牺牲层沉积和图案化到硅衬底上，第一牺牲层被部分移除以留下第一剩余氧化物； 将导电结构层沉积在硅衬底上，导电结构层与硅衬底的至少一部分进行物理接触； 在导电结构层的顶部上形成第二牺牲层； 图案化和蚀刻硅衬底并在第二牺牲层处停止； 将MEMS衬底结合到CMOS晶片，CMOS晶片具有形成在其上的金属层；以及 在MEMS衬底与金属层之间形成电连接。2.如权利要求1所述的用于制造MEMS器件的方法，还包括形成通过CMOS晶片的第一端口。3.如权利要求1所述的用于制造MEMS器件的方法，还包括在形成第二牺牲层之后将硅衬底变薄为期望的厚度。4.如权利要求3所述的用于制造MEMS器件的方法，其中将硅衬底变薄包括将MEMS衬底结合到临时承载晶片。5.如权利要求4所述的用于制造MEMS器件的方法，其中将MEMS衬底结合到临时承载晶片包括使第二牺牲层平面化的步骤。6.如权利要求3所述的用于制造MEMS器件的方法，其中变薄步骤包括研磨或抛光或蚀刻步骤的组合。7.如权利要求1所述的用于制造MEMS器件的方法，还包括: 图案化第二牺牲层以允许接近导电结构层；以及 将结合层沉积在导电结构层上。8.如权利要求7所述的用于制造MEMS器件的方法，其中图案化第二牺牲层的步骤是使用干法蚀刻方法来执行的。9.如权利要求7所述的用于制造MEMS器件的方法，其中图案化第二牺牲层的步骤是使用湿法蚀刻方法来执行的。10.如权利要求1所述的用于制造MEMS器件的方法，还包括通过使用化学机械抛光来平面化第二牺牲层。11.如权利要求1所述的用于制造MEMS器件的方法，还包括将硅衬底与硅承载晶片进行另一结合以形成MEMS衬底。12.如权利要求11所述的用于制造MEMS器件的方法，还包括在硅承载晶片中形成空腔。13.如权利要求11所述的用于制造MEMS器件的方法，还包括形成通过硅承载晶片的第二端口。14.如权利要求1所述的用于制造MEMS器件的方法，其中结合步骤包括在CMOS晶片与MEMS衬底之间使用熔融结合，电连接由通过硅承载晶片的导电通路来形成。15.如权利要求1所述的用于制造MEMS器件的方法，其中图案化和蚀刻硅衬底是在将MEMS衬底结合到CMOS晶片之后执行的。16.如权利要求1所述的用于制造MEMS器件的方法，其中图案化和蚀刻硅衬底是在将MEMS衬底结合到CMOS晶片之前执行的。17.如权利要求1所述的用于制造MEMS器件的方法，其中结合步骤包括氧化硅熔融结口 ο18.如权利要求1所述的用于制造MEMS器件的方法，其中结合步骤包括在CMOS晶片与MEMS衬底之间形成共熔结合，电连接由共熔接触来形成。19.如权利要求1所述的用于制造MEMS器件的方法，其中结合步骤包括聚合物结合。20.如权利要求1所述的用于制造MEMS器件的方法，其中结合步骤包括阳极结合。21.如权利要求1所述的用于制造MEMS器件的方法，其中硅衬底的图案化和蚀刻的蚀刻步骤包括深反应离子蚀刻(DRIE)、标准反应离子蚀刻(RIE)、湿法化学蚀刻或离子铣削。22.如权利要求1所述的用于制造MEMS器件的方法，其中通过步骤研磨和蚀刻的组合或蚀刻来移除硅承载晶片。23.如权利要求1所述的用于制造MEMS器件的方法，其中MEMS衬底和CMOS晶片的结合包括:焊接结合、熔融结合、玻璃粉结合、热压缩结合或阳极结合。24.如权利要求1所述的用于制造MEMS器件的方法，其中结合步骤和形成电连接包括使用具有铝-锗系统的共熔焊接结合。25.如权利要求1所述的用于制造MEMS器件的方法，还包括移除第一牺牲层和第二牺牲层。26.如权利要求1所述的用于制造MEMS器件的方法，其中第一和第二移除步骤中的每一个包括使用各向同性的氧化物蚀刻剂、液体或汽体形式的氢氟酸、或等离子蚀刻。27.如权利要求1所述的用于制造MEMS器件的方法，其中在结合步骤之前，CMOS晶片被图案化为在其表面上有凸部来减小与MEMS器件的接触和静摩擦。28.如权利要求1所述的用于制造MEMS器件的方法，还包括图案化和部分蚀刻硅衬底以限定支座。29.如权利要求28所述的用于制造MEMS器件的方法，其中支座是在沉积第一牺牲层之前形成的。30.如权利要求28所述的用于制造MEMS器件的方法，其中第二牺牲层具有...

【专利技术属性】
技术研发人员：MJ丹曼，陈美霖，M林，F阿萨德拉希，EP阿塔，
申请(专利权)人：应美盛股份有限公司，
类型：发明
国别省市：美国;US