一种SRAM及其制造方法、电子装置制造方法及图纸

技术编号:13795083 阅读:100 留言:0更新日期:2016-10-06 11:35
本发明专利技术提供一种SRAM及其制造方法、电子装置,所述SRAM包括至少一PG晶体管,其中所述PG晶体管的源区和漏区具有非对称结构,所述PG晶体管的制造方法包括:提供半导体衬底,在半导体衬底上形成有鳍片,在鳍片的两端形成有隔离结构;在鳍片的一端形成第一凹槽的同时,在鳍片的另一端形成第二凹槽,第一凹槽的宽度大于第二凹槽的宽度;在第一凹槽中形成第一外延材料层的同时,在第二凹槽中形成第二外延材料层;在鳍片的两侧及顶部形成栅极结构。根据本发明专利技术,在不改变PU、PD和PG的数量关系的前提下,可以有效提升所述SRAM的静态噪声容限和写容限。

【技术实现步骤摘要】

本专利技术涉及半导体制造工艺,具体而言涉及一种SRAM及其制造方法、电子装置
技术介绍
静态随机存取存储器(SRAM)作为一种重要的存储器件被广泛应用于数字与通讯电路设计中,其因为具有功耗小、读取速读快等优点而广泛应用于数据的存储。典型的SRAM单元如图1A所示包括六个MOS管(即具有6T结构),其中上拉晶体管(PU)和储存基本单元到用于读写的位线(Bit Line)的控制开关(PG)通常为NMOS,下拉晶体管(PD)为PMOS,一对PU和PD构成CMOS反相器。为了降低SRAM单元占用的芯片面积,通常PU、PD和PG的数量关系为PU:PD:PG=1:1:1。但是,通过读写稳定性分析可知,PU:PD:PG=1:1:1的SRAM单元具有较低的静态噪声容限和写容限,为了解决这一问题,设计SRAM单元版图时,需要将β值(PD/PG)设定为不小于1.2,将γ值(PG/PU)设定为不小于1.5。现有技术通过两种方式来提高β值和γ值:一是改变PU、PD和PG的数量关系,其弊端是增大SRAM单元占用的芯片面积以及降低SRAM单元的读写稳定性(α值(PU/PD)小于1);二是不改变PU、PD和PG的数量关系,使分别构成PU、PD和PG的FinFET的鳍片沟道的高度不同,其弊端是增大制作工艺的复杂度以及成本的提升。因此,需要提出一种方法,以解决上述问题。
技术实现思路
针对现有技术的不足,本专利技术提供一种SRAM的制造方法,所述SRAM包括至少一PG晶体管,其中所述PG晶体管的源区和漏区
具有非对称结构,所述PG晶体管的制造方法包括:提供半导体衬底,在所述半导体衬底上形成有鳍片,在所述鳍片的两端形成有隔离结构;在所述鳍片的一端形成第一凹槽的同时,在所述鳍片的另一端形成第二凹槽,所述第一凹槽的宽度大于所述第二凹槽的宽度;在所述第一凹槽中形成第一外延材料层的同时,在所述第二凹槽中形成第二外延材料层;在所述鳍片的两侧及顶部形成栅极结构。在一个示例中,所述第一凹槽比所述第二凹槽宽10埃-50埃。在一个示例中,同时形成所述第一凹槽和所述第二凹槽的工艺步骤包括:在所述半导体衬底上形成硬掩膜层,覆盖所述鳍片和所述隔离结构;图案化所述硬掩膜层,以在所述硬掩膜层中形成构成所述第一凹槽和所述第二凹槽的图案的开口,以所述硬掩膜层为掩膜,蚀刻所述鳍片和所述隔离结构。在一个示例中,通过选择性外延生长工艺形成所述第一外延材料层和所述第二外延材料层。在一个示例中,所述第一外延材料层和所述第二外延材料层为碳硅层。在一个示例中,当电流的流向是从所述第一外延材料层到所述第二外延材料层时,所述SRAM进行读取操作;当电流的流向时从所述第二外延材料层到所述第一外延材料层时,所述SRAM进行写入操作。在一个示例中,所述SRAM具有6T结构,两端分别形成有所述第一外延材料层和所述第二外延材料层的鳍片为所述6T结构中的PG的鳍片。在一个示例中,所述6T结构中的PU、PD和PG的数量关系为PU:PD:PG=1:1:1。在一个实施例中,本专利技术还提供一种采用上述方法制造的SRAM。在一个实施例中,本专利技术还提供一种电子装置,所述电子装置包括所述SRAM。根据本专利技术,在不改变PU、PD和PG的数量关系的前提下,可以有效提升所述SRAM的静态噪声容限和写容限。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述,用来解释本专利技术的原理。附图中:图1A为现有的SRAM单元的电路图;图1B为根据本专利技术示例性实施例一的方法形成的SRAM单元中的PG的示意性剖面图;图2A-图2D为根据本专利技术示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图;图3为根据本专利技术示例性实施例一的方法依次实施的步骤的流程图;图4为具有根据本专利技术示例性实施例一的方法形成的PG的SRAM单元的版图的示意图。具体实施方式在下文的描述中,给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本专利技术发生混淆,对于本领域公知的一些技术特征未进行描述。为了彻底理解本专利技术,将在下列的描述中提出详细的步骤,以便阐释本专利技术提出的SRAM及其制造方法、电子装置。显然,本专利技术的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本专利技术的较佳实施例详细描述如下,然而除了这些详细描述外,本专利技术还可以具有其他实施方式。应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。为了解决现有的6T结构SRAM单元具有较低的静态噪声容限和写容限的问题,本专利技术提出使SRAM单元中的PG的栅极两侧的通过
外延生长形成的材料层构成的源区和漏区具有不同的宽度,如图1B所示,鳍片101形成于半导体衬底100上,鳍片101的两端形成有隔离结构100,在鳍片101上形成有包括自下而上层叠的栅极介电层110a、栅极材料层110b和栅极硬掩蔽层110c的栅极结构,在栅极结构两侧形成有紧靠栅极结构的偏移侧墙111,位于偏移侧墙111外侧的鳍片101中分别形成有第一外延材料层106和第二外延材料层107,第一外延材料层106的宽度大于第二外延材料层107的宽度。当电流的流向是从第二外延材料层107(漏区)到第一外延材料层106(源区)时,SRAM单元进行写入操作;当电流的流向是从第一外延材料层106(漏区)到第二外延材料层107(源区)时,SRAM单元进行读取操作。通过读写稳定性分析可知,包含具有上述特点的PG的SRAM单元的静态噪声容限提升5%,写容限提升10%。如图4所示,在SRAM单元的版图设计中,PG与PD之间的间距更小,在同时形成PG的栅极与PD的栅极时,存在拐角台阶,需要更加精确的图案化实施过程。下面参照示例性实施例一来描述使SRAM单元中的PG的栅极两侧的源区和漏区具有不同的宽度的制备方法。[示例性实施例一]参照图2A-图2D,其中示出了根据本专利技术示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。首先,如图2A所示,提供半导体衬底,由于所述示意性剖面图是沿着鳍片的长度方向获得的,因而未予示出。半导体衬底的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅等。作为示例,在本实施例中,半导体衬底选用单晶硅材料构成。在半导体衬底上形成有鳍片201。作为示例,形成鳍片201的工艺步骤包括:在半导体衬底上形成硬掩膜层,形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺,例如化学气相沉积工艺,所述硬掩膜层的材料可以为氮化物,优选氮化硅;图案化所述硬掩膜层,形成用于蚀刻半导体衬底以在其上形成鳍片201的掩膜,所述图案化过程的工艺步骤依次包括:在所述硬掩膜层上形成具有所述掩膜的图案的光刻胶层,采用干法蚀刻工艺去除未被所述光刻胶层所
遮蔽的硬掩膜层,以及采用灰化工艺去除所述光刻胶层;采用湿法蚀刻工艺去除所述掩膜。在鳍片201的两端形成有隔离结构200。作为示例,形成隔离结构200的工艺步骤包本文档来自技高网
...

【技术保护点】
一种SRAM的制造方法,所述SRAM包括至少一PG晶体管,其中所述PG晶体管的源区和漏区具有非对称结构,所述PG晶体管的制造方法包括:提供半导体衬底,在所述半导体衬底上形成有鳍片(201),在所述鳍片的两端形成有隔离结构(200);在所述鳍片的一端形成第一凹槽(204)的同时,在所述鳍片的另一端形成第二凹槽(205),所述第一凹槽的宽度大于所述第二凹槽的宽度;在所述第一凹槽中形成第一外延材料层(206)的同时,在所述第二凹槽中形成第二外延材料层(207);在所述鳍片的两侧及顶部形成栅极结构。

【技术特征摘要】
1.一种SRAM的制造方法,所述SRAM包括至少一PG晶体管,其中所述PG晶体管的源区和漏区具有非对称结构,所述PG晶体管的制造方法包括:提供半导体衬底,在所述半导体衬底上形成有鳍片(201),在所述鳍片的两端形成有隔离结构(200);在所述鳍片的一端形成第一凹槽(204)的同时,在所述鳍片的另一端形成第二凹槽(205),所述第一凹槽的宽度大于所述第二凹槽的宽度;在所述第一凹槽中形成第一外延材料层(206)的同时,在所述第二凹槽中形成第二外延材料层(207);在所述鳍片的两侧及顶部形成栅极结构。2.根据权利要求1所述的方法,其特征在于,所述第一凹槽比所述第二凹槽宽10埃-50埃。3.根据权利要求1所述的方法,其特征在于,同时形成所述第一凹槽和所述第二凹槽的工艺步骤包括:在所述半导体衬底上形成硬掩膜层(202),覆盖所述鳍片和所述隔离结构;图案化所述硬掩膜层,以在所述硬掩膜层中形成构成所述第一凹槽和所述第二凹槽的图案的开口,以所述硬掩膜...

【专利技术属性】
技术研发人员:张弓肖德元
申请(专利权)人:中芯国际集成电路制造上海有限公司
类型:发明
国别省市:上海;31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1