半导体器件结构制造技术

一种半导体器件结构，包括具有设置在其内的主动区的半导体衬底、栅极结构、虚拟栅极结构、设置在该主动区中用于形成源极和漏极区的二接触区。在该半导体衬底上形成该栅极结构和该虚拟栅极结构以便部分地覆盖该主动区，并且该二接触区的一者位于该虚拟栅极结构的一侧。该半导体器件结构包括接触该二接触区的一者和该虚拟栅极的接触结构，该接触结构用于将该接触区和该虚拟栅极连接到Vdd轨和Vss轨的其中一者。该主动区具有相对于其他接触区从该主动区侧向突出的延伸部，其中该接触结构位于该延伸部上方。

【技术实现步骤摘要】

本专利技术涉及半导体器件结构，更具体的是，涉及半导体器件结构的栅极结构和接触结构的布局。
技术介绍
在现代电子设备中，集成电路(integrated circuits,ICs)在各种应用不断地扩展范围里经历着大量的适用性需求。特别是，在高性能和低能量消耗的电子器件的增加移动性的需求下，驱动具有尺寸显著小于1微米特征的越来越紧密的器件的发展，更何况目前的半导体技术易于制造具有尺寸在100纳米或更小量级的结构。IC代表一组集成在半导体材料上的电子电路元件，通常是硅，IC可以做得比由单独的独立电路元件所组成的任何离散电路(discrete circuit)小得多。事实上，大多数当今的IC通过使用多个电路元件(例如场效应晶体管(field effect transistors,FET)，也称为金属氧化物半导体场效应晶体管或MOSFET，偶尔也简称为MOS晶体管)以及被动元件(诸如电阻器，例如，扩散电阻器和电容器)，集成在一个给定的表面区域之内的半导体衬底上来实现。当今典型的IC涉及形成在半导体衬底上的数百万个单一电路元件。在先进的IC设计和制造中，一个IC是通过相应于金属、氧化物或半导体层的图案以构成集成电路元件的显示平面几何形状的所谓IC布局手段来呈现。用于制造先进的IC标准制程是基于许多化学、热和感光(photographic)变量间的众所周知及了解的相互作用，该相互作用是仔细控制且很大程度上视最终IC的性能而定。在此所述的重要变量是由用于构建IC元件的各种层的几何形状的位置和相互连接来给予。通常，在设计IC时，在IC布局中放置并连接意图构成微芯片的元件，使得最终芯片满足特定条件，通常为：性能，尺寸，密度和可
制造性。由IC布局所提供的数据基础上，半导体代工厂生产在当前制程流程中采用的各种光刻制程所使用的光罩。IC布局发送到半导体代工厂之前，通常检查该布局是否满足一系列的建议参数(称为设计规则)。设计规则是由半导体制造商所提供作为一系列参数，并且令设计者能验证光罩组的正确性。例如，一组设计规则说明了特定几何和连接限制以提供足够的边缘(margin)，以在半导体制造过程中证明可变性。以这种方式保证大部分部件可正常工作。摩尔定律驱动在半导体工业中一个持续的挑战，以减少基于成本和性能方面的布局所消耗的面积。因此，当今IC的技术节点(technology node)都在尽可能不断地缩小。因应缩小的技术节点，各种物理效应变得越来越重要，例如，机械应力，接触蚀刻特性等。此外，半导体器件的尺寸缩小导致与特定几何尺寸有关的电场。在尺寸小于65纳米的先进半导体器件，晶体管器件的电气特性不可以被视为只是依赖于晶体管的宽度和长度。例如，当到达28纳米技术节点时，在复杂的半导体器件中依赖定义有大量各种特征的几何尺寸和形状的设计规则，来观察晶体管的电气特性，将参阅图1描述如下。图1中显示了具有多个主动区10、20、30、40和50的半导体器件结构俯视图。在每个主动区10、20、30、40和50中形成覆盖该主动区的栅极，例如，栅极12和虚拟栅极(dummy gate)14在主动区10上方，栅极22和虚拟栅极24在主动区20上方，虚拟栅极44在主动区40上方，以及虚拟栅极54在主动区50上方。通常，形成虚拟栅极是为降低生产公差。经由以下的设计规则(取决于技术节点)方法，半导体代工厂允许设计人员只设计如在俯视图中看到的布局图案，而各层的厚度是由半导体代工厂认定。关于主动区10的该设计规则将说明如下。例如，主动区和栅极的几何和形状设定在下列参数的基础上，如图1所示：W、L、OSEa定义为相邻主动区之间平行于长度方向L的间隔、OSEb设定为相邻主动区之间平行于W方向的间隔，PSE设定为在主动区中的两个相邻的栅极结构12、14之间的间隔，接触聚间距(contacted poly pitch,CPP)设定为包括栅极及虚拟栅极长度平行于L方向的两个相邻栅极之
间的重复间隔，LOD(SA)定义为主动栅极结构12和主动区10左侧(平行于L方向)的边界之间的最小间隔，LOD(SB)定义为主动栅极12和主动区10右侧(平行于L方向)的边界之间的相应间隔，而PCoverlap设定为栅极结构12、14相对于主动区10的边缘和重叠。栅极结构12和虚拟栅极结构14的长度尺寸在图1中分别通过Lgate和Ldummy表示。上述设计规则没有限制，并且进一步设计规则可让半导体代工厂利用以定义的源极/漏极接触点C1、C2和栅极接触点CG的几何和形状。从以上的描述，本专利技术为此希望提供一种半导体器件结构，在28纳米和以下的超大规模集成(very large scale integration,VLSI)布局中允许小布局标准单元覆盖区(small layout standard cell foodprints)，而不会增加面积损失。
技术实现思路
为了提供本专利技术一些态样的基本了解，下文为本专利技术的简要概述。该概述不是本专利技术的详尽综述。本文既不旨在标识本专利技术的关键或重要元件，也不描绘本专利技术的范围。本文唯一目的是以简化的形式提出一些概念作为开头，在稍后讨论中会有更详细的描述。本揭露所提出一些示例态样中，在28纳米和以下的VLSI布局中实现小布局标准单元覆盖区的方式，而不会增加面积损失。在本揭露的一些示例实施例中，引入布局限制，以及经由适当的连接虚拟栅极结构和源极/漏极区，在大VLSI规模下的IC电子特性不致恶化的情况下，提供虚拟栅极结构主动关闭的实现方法。在本揭露的第一态样中，提供一种半导体器件结构。根据本文所述一些示例实施例，该半导体器件结构包括具有提供在其内的主动区的半导体衬底、栅极结构和虚拟栅极结构。该半导体器件还包括在该主动区中提供二接触区以形成源极和漏极区，该二接触区的每一个位于该栅极结构的二相对侧的相应一侧。在半导体衬底上形成该栅极结构和虚拟栅极结构，以便部分地覆盖该主动区，且该二接触区的一者还位于该虚拟栅极结构的一侧。此外，该半导体器件结构包括一接触结构以接触该二接触区的该一者和该虚拟栅极结构，以将该接触区和该虚拟栅极结构连接到Vdd轨(rail)和Vss轨中的一者。在该主动区
的俯视图中，该主动区具有一从相对于其他接触区的该主动区侧向突出的延伸部，其中该接触结构位于该延伸部上方。在本揭露的第二态样中，提供一种半导体器件结构。根据本文所述一些示例实施例，该半导体器件结构包括具有提供在其内的主动区的半导体衬底，以及至少第一和第二栅极结构与第一和第二虚拟栅极结构，在半导体衬底上形成该些栅极结构和该些虚拟栅极结构，以便部分地覆盖该主动区，其中，该些栅极结构和该些虚拟栅极结构以连续的方式提供。该半导体衬底还包括提供在该主动区中的至少五个接触区，使得该些栅极结构的每一个和该些虚拟栅极结构的每一个具有形成在其相对侧的各自的源极和漏极区，该源极和漏极区的每一个位于该些栅极结构的一者的二相对侧的相应一侧，其中，该些接触区的一者还位于该第一和第二虚拟栅极结构的相应一者的一侧，以及至少二接触结构，接触该些接触区的一者的该些接触结构的每一个是由该些栅极结构的一者和该些虚拟栅极结构的一者所包围，用于将该五个接触区的该相应一者连同该些虚拟栅极的相应一者连本文档来自技高网...

【技术保护点】
一种半导体器件结构，包括：半导体衬底，具有设置在其内的主动区；栅极结构和虚拟栅极结构，其皆设在该半导体衬底上方，以便部分地覆盖该主动区；二接触区，设置在该主动区中，用于形成源极和漏极区，该二接触区的每一个位于该栅极结构的二相对侧的各自一侧，其中该二接触区的一者还位于该虚拟栅极结构的一侧；以及接触结构，接触该二接触区的该一者和该虚拟栅极结构，用于连接该二接触区的该一者和该虚拟栅极结构与Vdd轨和Vss轨中的一者；其中，在该主动区的俯视图中，该主动区具有相对于该其他接触区从该主动区侧向突出的延伸部，且其中该接触结构位于该延伸部上方。

【技术特征摘要】
2015.05.22 US 14/719,4241.一种半导体器件结构，包括：半导体衬底，具有设置在其内的主动区；栅极结构和虚拟栅极结构，其皆设在该半导体衬底上方，以便部分地覆盖该主动区；二接触区，设置在该主动区中，用于形成源极和漏极区，该二接触区的每一个位于该栅极结构的二相对侧的各自一侧，其中该二接触区的一者还位于该虚拟栅极结构的一侧；以及接触结构，接触该二接触区的该一者和该虚拟栅极结构，用于连接该二接触区的该一者和该虚拟栅极结构与Vdd轨和Vss轨中的一者；其中，在该主动区的俯视图中，该主动区具有相对于该其他接触区从该主动区侧向突出的延伸部，且其中该接触结构位于该延伸部上方。2.如权利要求1所述的半导体器件结构，其中，该延伸部具有触及该半导体衬底中围绕该主动区的一或多个扭折、倒圆角和尖端。3.如权利要求1所述的半导体器件结构，其中，该虚拟栅极结构和该栅极结构的至少一者部分地覆盖该延伸部。4.如权利要求1所述的半导体器件结构，其中，该虚拟栅极结构和该栅极结构部分地覆盖该延伸部，使得该延伸部的边界由该虚拟栅极结构和该栅极结构部分地覆盖。5.如权利要求1所述的半导体器件结构，其中，从俯视图中观看，该接触结构相对于栅极长度方向是侧向偏移，该侧向偏移表示为源极和漏极区之间的最小间隔。6.如权利要求1所述的半导体器件结构，其中，从俯视图中观看，该主动区沿栅极长度方向具有比垂直于该栅极长度方向的宽度方向大
\t体上较大的长度尺寸，该长度尺寸表示为源极和漏极区之间的最小间隔。7.如权利要求6所述的半导体器件结构，其中，该栅极结构和该虚拟栅极结构的宽度尺寸大体上大于该主动区的该宽度尺寸。8.一种半导体器件结构，包括：半导体衬底，具有设置在其内的主动区；栅极结构和虚拟栅极结构，其皆设在该半导体衬底上方，以便部分地覆盖该主动区；二接触区，设置在该主动区中，用于形成源极和漏极区，该二接触区的每一个位于该栅极结构的二相对侧的各自一侧，其中该二接触区的一者还位于该虚拟栅极结构的一侧；以及接触结构，接触该二接触区的该一者和该虚拟栅极结构，用于连接该二接触区的该一者和该虚拟栅极与Vdd轨和Vss轨中的一者；其中，在该主动区的俯视图中，该主动区具有一锥形部及多个延伸部，该多个延伸部相对于该锥形部从该主动区侧向突出，且其中该接触结构设在该多个延伸部的一者上方。9.如权利要求8所述的半导体器件结构，其中，该多个延伸部的该一者具有触及该半导体衬底中围绕该主动区的一或多个扭折、倒圆角和尖端。10.如权利要求8所述的半导体器件结构，其中，该虚拟栅极结构和该栅极结构的至少一者部分地覆盖该多个延伸部的该一者。11.如权利...

【专利技术属性】
技术研发人员：R·P·梅卡洛，J·德佩，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY