半导体器件制造技术

技术编号:14676868 阅读:210 留言:0更新日期:2017-02-19 02:47
提供了可以防止尺寸增加的一种半导体器件。该半导体器件包括:半导体芯片,该半导体芯片具有第一主表面和与该第一主表面相对的第二主表面;以及布线衬底,在布线衬底之上安装有半导体芯片从而使得半导体芯片的第二主表面面朝布线衬底的第一主表面。在半导体芯片的第二主表面之上,布置有与第一电路连接的多个第一端子和与第二电路连接的多个第二端子。该多个第一端子的布置图案和该多个第二端子的布置图案包括相同的布置图案。当从半导体芯片的第一主表面看时,在布线衬底的第一电路接近第二电路的区域中,形成向第一电路供应电源电压的电压线。在布线衬底的第二电路接近第一电路的区域中,形成向第二电路供应电源电压的电压线。

【技术实现步骤摘要】
相关申请的交叉引用2015年7月31日提交的日本专利申请2015-152813号的公开,包括说明书、附图和摘要,其内容以引用的方式引入本申请。
本专利技术涉及一种半导体器件,并且具体地涉及包括多个半导体芯片和在其之上安装有多个半导体芯片的布线衬底的半导体器件。
技术介绍
用于使多个半导体芯片和多个半导体封装件集成到一个封装件的技术包括SiP(硅封装)。SiP的示例包括在其中将多个半导体芯片和多个封装件安装在布线衬底之上并且设置为半导体器件的一个示例。在这种情况下,布线衬底具有面朝安装在其之上的半导体芯片的主表面(第一主表面)、和面朝在其之上安装有半导体器件的用户(客户)的衬底的主表面(第二主表面)。在第一主表面之上,设置有待与半导体芯片连接的多个外部端子(第一外部端子)。在第二主表面之上,设置有待与用户的衬底连接的多个外部端子(第二外部端子)。布线衬底包括布线层,该布线层插入在第一主表面与第二主表面之间。在布线层中的金属线在第一外部端子之间和/或在第一外部端子与第二外部端子之间提供电连接。例如,通过使用金属接线来连接第一外部端子,能够省略连接来自用户的衬底的半导体芯片的布线,并且减小在用户上的负载。也能够实现更高速的操作。另一方面,例如,已经执行了组合具有不同功能的多个硬宏以配置半导体芯片。例如,在专利文件1至3中的每一个中描述了组合硬宏以配置半导体芯片的技术。[相关技术文件][专利文件][专利文件1]日本特开2000-260949号公报[专利文件2]日本特开2006-229088号公报[专利文件3]日本特开2006-269604号公报
技术实现思路
例如,随着车辆已经越来越计算机化,已经要求在车辆中的每一个中安装的控制半导体器件包括更多的更高速接口电路。半导体芯片具有:第一主表面,该第一主表面在平面图中具有四边形形状;以及第二主表面,该第二主表面与第一主表面相对并且相似地在平面图中具有四边形形状。在第二主表面之上,二维地布置有多个端子(例如,凸起电极)。当半导体芯片安装在布线衬底之上时,布置在半导体芯片的第二主表面之上的多个凸起电极与布线衬底的第一外部端子连接。因此,经由与第一外部端子连接的凸起电极,供应用于操作在半导体芯片中的电路块的电源电压,并且将输入信号输入至被包括在电路块中的接口电路并且/或者从接口电路输出输出信号。通常的情况是,在半导体芯片中,为了方便向在半导体芯片与其外部之间(即,在接口电路与外部之间)的接口传输信号/从其接收信号,接口电路被布置在半导体芯片的外围区域中,并且用于提供与外部电连接的凸起电极沿着半导体芯片的第二主表面的各侧中的每一个被布置。这允许通过使用沿着第二主表面的各侧中的每一个被布置的凸起电极,在半导体芯片中的接口电路与半导体芯片的外部之间容易地设置电连接。应注意,布置在半导体芯片的第二主表面的中心部分之上的凸起电极用于将例如电源电压供应至在半导体芯片中的多个电路块。嵌入在半导体芯片中的接口电路的示例包括通过使用硬宏配置的各种接口电路。例如,通过使用硬宏,来配置包括通过将模拟电源电压用作操作电压进行操作的差分电路的高速接口电路、执行向设置在半导体芯片外部的存储器电路传输信号/从其接收信号的接口电路等。在其中接口电路由此布置在半导体芯片的外围区域中的情况下,当很多个接口电路嵌入在半导体芯片中时,半导体芯片的各侧可能延长,从而不期望地增加半导体芯片的尺寸并且增加半导体器件的价格(生产成本)。专利文件1、2和3中的每一个描述了涉及硬宏的技术,但是尚未认识到多个接口电路的嵌入所导致的问题。根据一个实施例的半导体器件包括:半导体芯片、导电构件和布线衬底。该半导体器件包括:第一电路;第二电路;第一主表面;第二主表面,该第二主表面与第一主表面相对并且面朝第一主表面;多个第一端子,该多个第一端子二维地(平面地)形成在第二主表面之上并且与第一电路连接;以及多个第二端子,该多个第二端子二维地(平面地)形成在第二主表面之上并且与第二电路连接。布线衬底,该布线衬底包括:第一主表面,在该第一主表面之上布置有多个第一外部端子;布线层;以及第二主表面,在该多个第二主表面之上布置有多个第二外部端子,第二主表面经由布线层与第一主表面相对。导电构件通过将半导体芯片安装在布线衬底的第一主表面之上,来将第一端子和第二端子与布线衬底的第一外部端子连接,从而使得半导体芯片的第二主表面面朝布线衬底的第一主表面。当从半导体芯片的第一主表面看时,第一端子的布置图案和第二端子的布置图案包括相同的布置图案。当从半导体芯片的第一主表面看时,第一电路布置为比第二电路更接近半导体芯片的第一侧。第一端子包括第一电源端子,第一电源端子向第一电路供应电源电压,并且第二端子包括第二电源端子,第二电源端子向第二电路供应电源电压。当从半导体芯片的第一主表面看时,在第一电路的接近第二电路的区域中,将电源电压供应至第一电源端子的第一电源线形成在布线层中,并且,在第二电路的接近第一电路的区域中,将电源电压供应至第二电源端子的第二电源线形成在布线层中。因此,当从半导体芯片的第一主表面看时,第一电路和第二电路相对于半导体芯片的第一侧按照该顺序布置。第一电路和第二电路中的每一个形成接口电路,从而使得接口电路相对于第一侧布置在多个(两个)区中。因此,即使多个接口电路嵌入在半导体芯片中,能够抑制第一侧延长,并且防止半导体芯片的尺寸增加。当从半导体芯片的第一主表面看时,第一电源端子和第二电源端子彼此接近。因此,当从半导体芯片的第一主表面看时,可以使第一电源线和第二电源线在布线层中彼此接近。这可以实现布线衬底的尺寸的减小。根据该实施例,能够提供可以抑制外部尺寸增加的半导体器件。附图说明图1是示出了根据一个实施例的半导体器件的配置的示意性平面图;图2是示出了根据实施例的半导体器件的配置的示意性截面图;图3是示出了根据实施例的布线衬底的截面的截面图;图4是示出了根据实施例的半导体芯片的配置的平面图;图5是示出了根据实施例的半导体芯片的配置的框图;图6是示出了根据实施例的MIPI-CSI标准化接口电路的配置的框图;图7是示出了根据实施例的在MIPI-CSI标准化接口电路中的凸起电极的布置的平面图;图8A至图8C是均示出了根据实施例的在半导体芯片中的电路块的配置的视图;图9是示出了根据实施例的在MIPI-CSI标准化接口电路中的凸起电极的布置的平面图;图10是根据实施例的布线衬底的平面图;图11是根据实施例的布线衬底的详细平面图;图12是根据实施例的半导体器件的平面图;图13是根据实施例的布线衬底的部分平面图;以及图14是根据实施例的布线衬底的部分平面图。具体实施方式以下将基于各个附图来详细描述本专利技术的一个实施例。应注意,贯穿用于图示各个实施例的所有附图,类似的构件用类似的附图标记表示,并且原则上省略对其的重复说明。(实施例)<半导体器件的配置的概要>图1是示出了根据一个实施例的半导体器件SIP的配置的示意性平面图。图2是示出了根据实施例的半导体器件SIP的配置的示意性截面图。首先,将通过使用图1和图2对根据实施例的半导体器件SIP的配置进行描述。在图1中,CH表示半导体芯片,并且CH1至CH5表示半导体封装件。此外,EL表示电子部件中的每本文档来自技高网...
半导体器件

【技术保护点】
一种半导体器件,包括:半导体芯片,所述半导体芯片在平面图中具有四边形形状,并且包括:第一电路;第二电路;第一主表面;第二主表面,所述第二主表面与所述第一主表面相对并且面朝所述第一主表面;多个第一端子,所述多个第一端子二维地形成在所述第二主表面之上并且与所述第一电路连接;以及多个第二端子,所述多个第二端子二维地形成在所述第二主表面之上并且与所述第二电路连接;布线衬底,所述布线衬底包括:第一主表面,在其上布置有多个第一外部端子;布线层;以及第二主表面,在其上布置有多个第二外部端子,所述第二主表面经由所述布线层与所述第一主表面相对;以及导电构件,所述导电构件通过将所述半导体芯片安装在所述布线衬底的所述第一主表面之上来将所述第一端子和所述第二端子与所述第一外部端子连接,从而使得所述半导体芯片的所述第二主表面面朝所述布线衬底的所述第一主表面,其中当从所述半导体芯片的所述第一主表面看时,所述第一端子的布置图案和所述第二端子的布置图案包括相同的布置图案,其中当从所述半导体芯片的所述第一主表面看时,所述第一电路布置为比所述第二电路更接近所述半导体芯片的第一侧,其中所述第一端子包括第一电源端子,所述第一电源端子向所述第一电路供应电源电压,并且所述第二端子包括第二电源端子,所述第二电源端子向所述第二电路供应所述电源电压,以及其中当从所述半导体芯片的所述第一主表面看时,在所述第一电路的接近所述第二电路的区域中,将所述电源电压供应至所述第一电源端子的第一电源线形成在所述布线层中,并且,在所述第二电路的接近所述第一电路的区域中,将所述电源电压供应至所述第二电源端子的第二电源线形成在所述布线层中。...

【技术特征摘要】
2015.07.31 JP 2015-1528131.一种半导体器件,包括:半导体芯片,所述半导体芯片在平面图中具有四边形形状,并且包括:第一电路;第二电路;第一主表面;第二主表面,所述第二主表面与所述第一主表面相对并且面朝所述第一主表面;多个第一端子,所述多个第一端子二维地形成在所述第二主表面之上并且与所述第一电路连接;以及多个第二端子,所述多个第二端子二维地形成在所述第二主表面之上并且与所述第二电路连接;布线衬底,所述布线衬底包括:第一主表面,在其上布置有多个第一外部端子;布线层;以及第二主表面,在其上布置有多个第二外部端子,所述第二主表面经由所述布线层与所述第一主表面相对;以及导电构件,所述导电构件通过将所述半导体芯片安装在所述布线衬底的所述第一主表面之上来将所述第一端子和所述第二端子与所述第一外部端子连接,从而使得所述半导体芯片的所述第二主表面面朝所述布线衬底的所述第一主表面,其中当从所述半导体芯片的所述第一主表面看时,所述第一端子的布置图案和所述第二端子的布置图案包括相同的布置图案,其中当从所述半导体芯片的所述第一主表面看时,所述第一电路布置为比所述第二电路更接近所述半导体芯片的第一侧,其中所述第一端子包括第一电源端子,所述第一电源端子向所述第一电路供应电源电压,并且所述第二端子包括第二电源端子,所述第二电源端子向所述第二电路供应所述电源电压,以及其中当从所述半导体芯片的所述第一主表面看时,在所述第一电路的接近所述第二电路的区域中,将所述电源电压供应至所述第一电源端子的第一电源线形成在所述布线层中,并且,在所述第二电路的接近所述第一电路的区域中,将所述电源电压供应至所述第二电源端子的第二电源线形成在所述布线层中。2.根据权利要求1所述的半导体器件,其中所述第一电源端子布置在所述第一电路和所述第一电源线彼此重叠的区域中,并且所述第二电源端子布置在所述第二电路和所述第二电源线彼此重叠的区域中。3.根据权利要求2所述的半导体器件,其中所述半导体芯片进一步包括:第三电路;第四电路;多个第三端子,所述多个第三端子二维地形成在所述半导体芯片的所述第二主表面之上并且与所述第三电路连接;以及多个第四端子,所述多个第四端子二维地形成在所述半导体芯片的所述第二主表面之上并且与所述第四电路连接,其中当从所述半导体芯片的所述第一主表面看时,所述第三端子的布置图案和所述第四端子的布置图案包括相同的布置图案,其中当从所述半导体芯片的所述第一主表面看时,所述第三电路布置为比所述第四电路更接近所述半导体芯片的所述第一侧,其中所述第三端子包括第三电源端子,所述第三电源端子向所述第三电路供应所述电源电压,并且所述第四端子包括第四电源端子,所述第四电源端子向所述第四电路供应所述电源电压,以及其中当从所述半导体芯片的所述第一主表面看时,在所述第三电路的接近所述第四电路的区域中,所述第三电源端子布置为与所述第一电源线重叠,在所述第四电路的接近所述第三电路的区域中,所述第四电源端子布置为与所述第二电源线重叠,并且所述第一电源线和所述第二电源线将所述电源电压供应至所述第三电路和所述第四电路。4.根据权利要求3所述的半导体器件,其中所述第一端子的所述布置图案和所述第三端子的所述布置图案相同,并且所述第二端子的所述布置图案和所述第四端子的所述布置图案相同。5.根据权利要求4所述的半导体器件,其中所述半导体芯片进一步包括:第二侧,所述第二侧面朝所述第一侧;第三侧,所述第三侧与所述第一侧和所述第二侧交叉;第四侧,所述第四侧面朝所述第三侧并且与所述第一侧和所述第二侧交叉;以及多个角部,所述多个角部由彼此交叉的所述第一侧、所述第二侧、所述第三侧和所述第四侧形成,以及其中所述第一电路、所述第二电路、所述第三电路和所述第四电路布置在接近所述多个角部的由所述第一侧和所述第三侧形成的一个角部的区域中。6.根据权利要求5所述的半导体器件,其中所述第一电路、所述第二电路、所述第三电路和所述第四电路具有相同的功能。7.根据权利要求1所述的半导体器件,其中所述第一端子包括第一参考端子,向所述第一参考端子供应有参考信号,并且供应至所述第一参考端子的所述参考信号设置所述第一电路的特性;其中所述第二端子包括第二参考端子,向所述第二参考端子供应有所述参考信号,并且供应至所述第二参考端子的所述参考信号设置所述第二电路的特性;其中所述布线层包括第一信号线和第二信号线,所述第一信号线和所述第二信号线中的每一个均形成在比形成有所述第一电源线和所述第二电源线的所述布线层更接近所述布线衬底的所述第二主表面的所述布线层中;第一电压线,向所述第一电压线供应有预定电压;以及第二电压线,向所述第二电压线供应有预定电压,以及其中所述第一信号线和所述第二信号线放置为插入在所述第一电压线与所述第二电压线之间,所述第一信号线与所述第一参考端子连接,所述第二信号线与所述第二参考端子连接,并且仅有传输所述参考信号的所述信号线放置在所述第一电压线与所述第二电压线之间。8.一种半导体器件,包括:半导体芯片,所述半导体芯片包括:第一电路;第二电路;第一主表面;第二主表面,所述第二主表面与所述第一主表面相对并且面朝所述第一主表面;多个第一端子,所述多个第一端子二维地形成在所述第二主表面之上并且与所述第一电路连接;以及多个第二端子,所述多个第二端子二维地形成在所述第二主表面之上并且与所述第二电路连接;以及布线衬底,所述布线衬底包括:第一主表面,在其上布置有多个第一外部端子;布线层,所述布线层包括多个导电布线层;以及第二主表面,在其上布置有多个第二外部端子,所述第二主表面经由所述布线层与所述第一主表面相对,所述半导体芯片安装在所述布线衬底的所述第一主表面之上,从而使得所述半导体芯片的所述第二主表面面朝所述布线衬底的所述第一主表面,所述第一端子和所述第二端子与所述第一外部端子连接,其中当从所述半导体芯片的所述第一主表面看时,所述第一端子布置在第一端子区域中,所述第一端子区域包括:第一区域侧和第二区域侧,所述第一区域侧和所述第二区域侧面朝彼此;以及第三区域侧和第四区域侧,所述第三区域侧和所述第四区域侧分别与所述第一区域侧和所述第二区域侧交叉并且面朝彼此,其中当从所述半导体芯片的所述第一主表面看时,所述第二端子布置在第二端子区域中,所述第二端子区域包括:第五区域侧和第六区域侧,所述第五区域侧和所述第六区域侧面朝彼此;以及第七区域侧和第八区域侧,所述第七区域侧和所述第八区域侧分别与所述第五区域侧和所述第六区域侧交叉并且面朝彼此,其中所述第一端子区域和所述第二端子区域布置为使得,当从所述半导体芯片的所述第一主表面看时...

【专利技术属性】
技术研发人员:别井隆文诹访元大
申请(专利权)人:瑞萨电子株式会社
类型:发明
国别省市:日本;JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1