半导体元件及其制作方法技术

本发明专利技术公开一种半导体元件及其制作方法，该半导体元件包括一基底；一源极掺杂区，设于基底中；一漏极掺杂区，设于基底中，并与源极掺杂区相隔一预定距离；一通道区域，介于源极掺杂区与漏极掺杂区之间；以及一栅极结构，设于通道区域上，其中栅极结构包括一栅极介电层、一栅极导电层，以及一复合应力导向层。

【技术实现步骤摘要】
半导体元件及其制作方法
本专利技术涉及一种半导体元件及其制作方法，特别是涉及一种改良的金属氧化物半导体(MOS)晶体管结构及其制作方法。
技术介绍
已知，应力记忆技术(stressmemorizationtechnique，SMT)已被应用于半导体制作工艺中，以改善N型金属氧化物半导体(NMOS)元件的电性效能，其作法包括在栅极结构上覆盖一具有伸张应力(tensilestress)的应力层，再通过一SMT退火制作工艺，使栅极导电层再结晶，接着移除应力层。在移除应力层之后，应力效应仍能持续影响元件。应力效应能够增进电荷通过通道的迁移率，用于改善元件效能。然而，上述现有技术的缺点在于需要额外进行应力层(通常是氮化硅层)的沉积以及SMT退火制作工艺之后的应力层去除步骤，因此制作工艺步骤较为复杂。此外，利用热磷酸溶液去除应力层时，也容易影响到栅极结构的间隙壁的完整性。由此可知，目前该
仍需要一种改良的半导体元件结构及制作方法，可以解决上述现有技术的不足与缺点。
技术实现思路
本专利技术主要目的在于提供一种改良的MOS晶体管结构，在栅极结构上设有一应力导向层，其具有高热膨胀系数，而能够使通道达到应力记忆的效果。本专利技术另一目的在提供一种改良的应力记忆方法，制作工艺步骤上可以省略过去的应力层沉积以及应力记忆(SMT)退火制作工艺后的应力层去除步骤。根据本专利技术一实施例，提供一种半导体元件，包括一基底；一源极掺杂区，设于该基底中；一漏极掺杂区，设于该基底中，并与源极掺杂区相隔一预定距离；一通道区域，介于该源极掺杂区与该漏极掺杂区之间；一栅极结构，设于该通道区域上，该栅极结构包括一栅极介电层、一栅极导电层，以及一复合应力导向层。该复合应力导向层在一退火制作工艺中将该栅极导电层内的伸张应力导向该通道区域。根据本专利技术一实施例，该复合应力导向层由一具有相对较高热膨胀系数的第一应力导向层以及一具有相对较低热膨胀系数的第二应力导向层所构成。根据本专利技术另一实施例，提供一种半导体元件的制作方法。先提供一基底，接着在该基底上形成一栅极介电层、一栅极导电层以及一复合应力导向层。进行一光刻及蚀刻制作工艺，将形成在该基底上的该栅极介电层、该栅极导电层以及该复合应力导向层蚀刻成一栅极图案，其具有相对的两侧壁。在该栅极图案的该相对的两侧壁上形成间隙壁，形成一栅极结构。进行一离子注入制作工艺，在该基底中分别形成一源极掺杂区以及一漏极掺杂区。再进行一应力记忆(SMT)退火制作工艺，使得该栅极导电层进行再结晶。其中该复合应力导向层由一具有相对较高热膨胀系数的第一应力导向层以及一具有相对较低热膨胀系数的第二应力导向层所构成。其中该第一应力导向层包含有金属或金属合金。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。附图说明图1为根据本专利技术一实施例所绘示的一种改良的MOS晶体管结构的剖面示意图；图2为根据本专利技术另一实施例所绘示的一种改良的MOS晶体管结构的剖面示意图；图3至图8例示制作图2中的半导体元件的方法示意图。符号说明1半导体元件2半导体元件20栅极结构30’栅极图案30栅极结构100基底102a源极掺杂区102b漏极掺杂区104aLDD区域104bLDD区域110通道区域210栅极介电层212栅极导电层214应力导向层216衬垫间隙壁218间隙壁301侧壁310栅极介电层312栅极导电层314第一应力导向层316第二应力导向层318衬垫间隙壁319间隙壁320复合应力导向层320a下凹轮廓406SAB掩模410、411、412、413硅化金属层420接触蚀刻停止层具体实施方式虽然本专利技术以实施例揭露如下，然而其并非用以限定本专利技术，任何熟悉此技术者，在不脱离本专利技术的精神和范围内，当可作些许的更动与润饰，因此本专利技术的保护范围应当以附上的权利要求所界定的为准，且为了简化说明，部分现有结构与制作工艺步骤的细节将不在此揭露。同样地，图示所表示为实施例中的装置示意图但并非用以限定装置的尺寸，特别是，为使本专利技术可更清晰地呈现，部分元件的尺寸可能放大呈现于图中。再者，多个实施例中所揭示相同的元件者，将标示相同或相似的符号以使说明更容易且清晰。请参阅图1，其为依据本专利技术一实施例所绘示的一种改良的MOS晶体管结构的剖面示意图。如图1所示，半导体元件1，例如，MOS晶体管结构，包括一基底100，例如，硅基底或其它半导体基底。在基底100中，设有一源极掺杂区102a以及一漏极掺杂区102b，与源极掺杂区102a相隔一预定距离。在基底100中，可以另设有一轻掺杂漏极(lightlydopeddrain，LDD)区域104a，位于源极掺杂区102a的一侧，并与源极掺杂区102a衔接，以及一LDD区域104b，位于漏极掺杂区102b的一侧，并与漏极掺杂区102b衔接。在LDD区域104a与LDD区域104b之间，定义有一通道区域110。根据本专利技术一实施例，基底100的电性可以是P型，例如，P型掺杂硅基底。源极掺杂区102a、漏极掺杂区102b、LDD区域104a以及LDD区域104b的电性可以是N型，使得半导体元件1为一NMOS晶体管。但应理解，本专利技术并不限于上述状态。根据本专利技术一实施例，在通道区域110上设有一栅极结构20，包括一栅极介电层210，其直接形成在通道区域110上。根据本专利技术一实施例，栅极介电层210可以包括二氧化硅或高介电常数(high-k)介电层，但不限于此。在栅极介电层210上，设有一栅极导电层212。根据本专利技术一实施例，栅极导电层212可以是一多晶硅层或一多晶金属层。根据本专利技术一实施例，栅极导电层212经过一SMT退火制作工艺处理过，而能提供通道区域110一预定的下压应力。根据本专利技术一实施例，在栅极导电层212上设置有一应力导向层(或应力局限层)214，其具有高热膨胀系数(coefficientofthermalexpansion，CTE)，能够在SMT退火制作工艺过程中将栅极导电层212内的伸张应力导向通道区域110，并且即使移除应力导向层214之后，仍能够将此伸张应力保持在通道区域110中，达到应力记忆的效果。根据本专利技术一实施例，应力导向层214可以是金属，例如，镍、钴等，或者应力导向层214可以是金属合金，例如，锌铜合金、镍铜合金、镍锌合金、铝铜合金等。根据本专利技术一实施例，应力导向层214由单一材料层所构成。根据本专利技术一实施例，应力导向层214的热膨胀系数可以介于10至35(10-6/K)之间。根据本专利技术一实施例，在栅极结构20的侧壁上设置有一间隙壁218，例如，氮化硅间隙壁。根据本专利技术一实施例，在间隙壁218与栅极结构20的侧壁之间，可以设置有一衬垫间隙壁216，例如，硅氧衬垫层。由于应力导向层214具有相对较高的热膨胀系数，故在SMT退火制作工艺过程中，将可以产生向下的力，配合间隙壁218共同将栅极导电层212，例如，多晶硅层或多晶金属层，再结晶的体积局限住，并将应力导引至通道区域110。此外，本专利技术可通过应力导向层214的材料选择，搭配厚度的控制，达到调整所需要记忆在通道区域110内的应力大小。本专利技术也适用于28纳米以下逻辑制作工艺，其采用高介电系数栅极介电层和金属栅极。请参阅图2，其本文档来自技高网...

【技术保护点】
一种半导体元件，包括：基底；源极掺杂区，设于该基底中；漏极掺杂区，设于该基底中，并与源极掺杂区相隔一预定距离；通道区域，介于该源极掺杂区与该漏极掺杂区之间；以及栅极结构，设于该通道区域上，该栅极结构包括一栅极介电层、一栅极导电层，以及一复合应力导向层。

【技术特征摘要】
2015.12.21 TW 1041430291.一种半导体元件，包括：基底；源极掺杂区，设于该基底中；漏极掺杂区，设于该基底中，并与源极掺杂区相隔一预定距离；通道区域，介于该源极掺杂区与该漏极掺杂区之间；以及栅极结构，设于该通道区域上，该栅极结构包括一栅极介电层、一栅极导电层，以及一复合应力导向层。2.如权利要求1所述的半导体元件，其中该复合应力导向层在一退火制作工艺中将该栅极导电层内的伸张应力导向该通道区域。3.如权利要求1所述的半导体元件，其中该复合应力导向层由一具有相对较高热膨胀系数的第一应力导向层以及一具有相对较低热膨胀系数的第二应力导向层所构成。4.如权利要求3所述的半导体元件，其中该第一应力导向层包含有金属或金属合金。5.如权利要求3所述的半导体元件，其中该金属包括镍、钴。6.如权利要求3所述的半导体元件，其中该金属合金包括锌铜合金、镍锌合金、镍铜合金、铝铜合金。7.如权利要求3所述的半导体元件，其中该第二应力导向层包含有金属或绝缘体。8.如权利要求7所述的半导体元件，其中该第二应力导向层包含有二氧化硅、氮化硅、氮化硼、碳化硅、氮氧化硅、金属氮化物、金属氧化物。9.如权利要求3所述的半导体元件，其中该第一应力导向层的热膨胀系数介于10至35(10-6/K)之间，该第二应力导向层热膨胀系数小于10(10-6/K)。10.如权利要求1所述的半导体元件，其中在该栅极结构的侧壁上设置有一间隙壁。11.如权利要求10所述的半导体元件，其中在该间隙壁与该栅极结构的侧壁之间，设置有一衬垫间隙壁。12.如权利要求3所述的半导体元件，其中在该栅极导电层与该第一应力导向层之间，另设置有一缓冲层。13.如权利要求12所述的半导体元件，其中该缓冲层包括二氧化硅层、氮化硅层或非金属层。14.如权利要求1所述的半导体元件，其中该栅极导电层为一经过应力记忆退火制作工艺处理过的多晶硅层。15.如权利要求14所述的半导体元件，其中该应力记忆退火制作工艺在高于620℃的温度下进行。16.如权利要求1所述的半导体元件，其中该栅极导电层为一经过应力记忆退火制作工艺处理过的多晶铝金属层。17.如权利要求16所述的半导体元件，其中该应力记忆退火制作工艺在350～420℃的温度下进行。1...

【专利技术属性】
技术研发人员：戴炘，林玮翔，吕明政，
申请(专利权)人：力晶科技股份有限公司，
类型：发明
国别省市：中国台湾,71