半导体器件制造技术

本申请涉及半导体器件。该半导体器件包括：第一层，具有边缘区域；金属化结构，具有面向所述第一层的边缘区域而并未接触所述边缘区域的外围部分。由此避免热机械应力。

【技术实现步骤摘要】
半导体器件
本说明书涉及制造半导体器件。一个或多个实施例可以应用于例如减小例如用于汽车和消费产品的集成电路中的热机械应力。
技术介绍
各种类型的集成电路(IC)可以采用诸如BCD(双极-CMOS-DMOS)技术的技术。BCD技术可以有利地例如用于制造具有功率电子器件和逻辑控制电子器件的集成电路。BCD技术提供了一系列硅工艺，每一个硅工艺将三个不同工艺技术的力量组合至单个芯片上：用于精确模拟功能的双极，用于数字设计的CMOS(互补金属氧化物半导体)，以及用于功率和高电压元件的DMOS(双扩散金属氧化物半导体)。实施BCD技术可以包括被称为再分布层(RDL)的顶层铜金属互连。例如由引线键合和封装工艺期间的热弹性耦合和应力所引起的、钝化和中间绝缘层对于可靠性的阻碍问题可以呈现需要关注的因素。在制造IC中可以使用氮化硅(SiN)或碳化硅(SiC)以提供用于微芯片的钝化层，例如以提供抵抗水分子以及微电子器件中腐蚀和不稳定性的其他来源的阻挡层。在诸如Cu(铜)RDL顶部金属化结构的金属化结构的结构角部中，由于不同材料之间的热机械失配可以引起应力，该不同的材料例如阻挡层(钛-钨(TiW)，钽(Ta)，氮化钽(TaN))、金属化结构包覆层(镍-钯(Ni-Pd)，镍-钯-金(Ni-Pd-Au)，镍-金(Ni-Au))，钝化层(SiN，SiC)三相点)。
技术实现思路
一个或多个实施例用于对克服钝化层上表面中在CuRDL结构的边缘处(例如，在角部处)的钝化应力作出贡献。根据本申请实施例的一个方面，提供一种半导体器件，其特征在于，包括：第一层，具有边缘区域；金属化结构，具有面向所述第一层的边缘区域而并未接触所述边缘区域的外围部分。在一个实施例中，所述金属化结构包括：金属化结构本体，以及在所述本体上的外表面涂层，其中所述边缘区域面向所述外围部分而在所述金属化结构本体和所述外表面涂层之间没有接触界面。在一个实施例中，该半导体器件进一步包括阻挡层，所述阻挡层在所述金属化结构本体下方并且邻接所述外表面涂层，所述阻挡层和外表面涂层一起完全围绕所述金属化结构本体。在一个实施例中，所述第一层包括钝化层以及在所述钝化层上的阻挡层。在一个实施例中，所述阻挡层在所述金属化结构本体下方延伸。在一个实施例中，所述阻挡层仅在所述边缘区域处在所述钝化层上延伸。在一个实施例中，所述钝化层包括电介质钝化层，和/或所述阻挡层包括钛钨。在一个实施例中，所述金属化结构包括Cu-RDL金属化结构。根据本申请实施例的另一方面，提供一种半导体器件，其特征在于，包括：电介质层；钝化层，在所述电介质层上，所述钝化层具有边缘区域；第一金属化结构层，在穿过所述钝化层的过孔中延伸；以及第二金属化结构层，涂覆所述第一金属化结构层的顶表面并且具有涂覆所述第一金属化结构层的侧表面的外围部分，所述外围部分具有面向所述钝化层的所述边缘区域而并未接触所述边缘区域的端部。在一个实施例中，该半导体器件进一步包括阻挡层，所述阻挡层在所述第一金属化结构层下方并且邻接所述第二金属化结构层，所述阻挡层和第二金属化结构层一起完全围绕所述第一金属化结构层。在一个实施例中，该半导体器件进一步包括第三金属化结构层，所述第三金属化结构层涂覆所述第二金属化结构层的外表面，所述第三金属化结构层具有涂覆所述第二金属化结构层的所述外围部分的外围部分并且具有面向所述钝化层的所述边缘区域而并未接触所述边缘区域的端部。一个或多个实施例可以通过省略“三相点”、例如通过将包覆阻挡层(例如，镍-TiW)界面与钝化层(例如，SiN，SiC)的顶表面去耦合而导致SiN钝化层应力的减小。一个或多个实施例可以包括修改例如CuRDL工艺流程，包括添加牺牲绝缘层以在钝化层与例如镍之间产生间隙。在一个或多个实施例中，可以借由可以维持由镍(Ni)完全覆盖铜(Cu)的工艺流程实现提高的钝化鲁棒性，以防止铜迁移而无需改变材料和相关界面。一个或多个实施例可以包括双阻挡层(例如，TiW)，该双阻挡层被适配用于通过避免存在用于钝化层临界应力的“三相点”而去耦合镍和钝化层。一个或多个实施例可以包括双铜阻挡层沉积，在镍和钝化层之间存在间隙，在与钝化层接触的铜阻挡层上没有镍生长。一个或多个实施例可以省略TiW-Ni-SiN钝化界面，其中Cu被完全密封在例如TiW和Ni中(以避免Cu迁移和腐蚀)并且在最后的阻挡层刻蚀之后没有下切。根据本申请的方案，可以避免钝化层上表面中在CuRDL结构的边缘处(例如，在角部处)的钝化应力。附图说明现在参考附图、纯粹借由示例的方式描述一个或多个实施例，其中：图1至图15是一个或多个实施例中的可能步骤的示例，图16至图22是在一个或多个实施例中图9至图15的步骤的可能修改的示例。应该知晓的是为了表述清楚起见，附图的某些特征(例如，层厚度)可以不必按照相同比例绘制。具体实施方式在随后的说明书中，示出了一个或多个具体细节，目的在于提供对实施例的示例的深入理解。可以不采用一个或多个具体细节、或者采用其他方法、部件、材料等而获得实施例。在其他情形中，已知的结构、材料或操作并未详细示出或描述以使得将不模糊实施例的某些特征方面。在本说明书的框架中参照“一实施例”或“一个实施例”意在指示关于该实施例所述的特定配置、结构或特性被包括在至少一个实施例中。因此，可以存在于本说明书的一个或多个点中的、诸如“在一实施例中”或“在一个实施例中”的短语不一定涉及同一实施例。此外，特定的构造、结构或特性可以以任何适当的方式在一个或多个实施例中组合。纯粹为了方便而提供在此所述的参考并且因而并未限定实施例的保护范围或范围。在半导体器件诸如例如集成电路(IC)中的应力减小表示技术研究的扩展领域。美国专利No.8,476,762是相关活动的示例。该文献公开了一种制造用于半导体芯片封装的具有球限定冶金(BLM)结构的无铅受控塌陷芯片连接(C4)的方法，在芯片接合冷却的后端工艺(BEOL)期间减小了芯片级断裂。在芯片接合冷却期间经受张应力的BLM结构的边缘由覆盖了金属种子层的对应边缘的电镀阻挡层而保护免受金属种子层的底切，该底切是由芯片的湿法刻蚀以从芯片的表面移除金属层以及焊料回流引起。图1至图5是RDL(再分布层)工艺中的可能步骤的示例。在一个或多个实施例中，图1至图5中所示例的步骤可以包括：-电介质衬底10的Cu化学机械抛光(CuCMP)，其中导电(例如，铜)结构12提供具有电介质着陆(例如，SiN)层14(图1)；-沉积“包覆”氮化硅层16、层间电介质层18以及钝化层20，例如SiN、SiC(图2)；-刻蚀穿过钝化层20和层间电介质层18着陆(也即降落至)在氮化物包覆层16上的过孔22(图3)。图4是包覆层16的“毯式”开放步骤的示例，使得过孔22着陆在导电结构12(例如，铜)上，例如，具有例如近似3微米(3*10-6m)的过孔宽度/间距。图5是在图4的结构的上表面上形成具有例如近似100纳米(100*10-9m)厚度的TiW阻挡层24的示例，接着(图6)至少部分地沉积具有例如近似100纳米(100*10-9m)厚度的牺牲电介质(例如，SiN)层26。图7是提供电介质RDL掩模28的示例，该掩模覆盖下方电介质层26的边缘区域并且留下提供了过孔22的区域不本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：第一层，具有边缘区域；金属化结构，具有面向所述第一层的边缘区域而并未接触所述边缘区域的外围部分。

【技术特征摘要】
2016.02.01 IT 1020160000100091.一种半导体器件，其特征在于，包括：第一层，具有边缘区域；金属化结构，具有面向所述第一层的边缘区域而并未接触所述边缘区域的外围部分。2.根据权利要求1所述的半导体器件，其特征在于，所述金属化结构包括：金属化结构本体，以及在所述本体上的外表面涂层，其中所述边缘区域面向所述外围部分而在所述金属化结构本体和所述外表面涂层之间没有接触界面。3.根据权利要求2所述的半导体器件，其特征在于，进一步包括阻挡层，所述阻挡层在所述金属化结构本体下方并且邻接所述外表面涂层，所述阻挡层和外表面涂层一起完全围绕所述金属化结构本体。4.根据权利要求2所述的半导体器件，其特征在于，所述第一层包括钝化层以及在所述钝化层上的阻挡层。5.根据权利要求4所述的半导体器件，其特征在于，所述阻挡层在所述金属化结构本体下方延伸。6.根据权利要求4所述的半导体器件，其特征在于，所述阻挡层仅在所述边缘区域处在所述钝化层上延伸。7.根据权利要求4所述的半导体器件，...

【专利技术属性】
技术研发人员：A·帕勒亚里，A·米拉尼，L·瓜里诺，F·龙奇，
申请(专利权)人：意法半导体股份有限公司，
类型：新型
国别省市：意大利,IT