半导体元件及其形成方法技术

本发明专利技术公开一种半导体元件及其形成方法。其中，该半导体元件包含基底、第一栅极以及第二栅极。该第一栅极是设置在该基底之上，并且包含第一间隙壁以及依序堆叠于该基底上的栅极绝缘层、多晶硅层、第一金属硅化物层以及帽盖层，该第一间隙壁环绕该栅极绝缘层、该多晶硅层、该第一金属硅化物层以及该帽盖层。该第二栅极同样是设置在该基底之上，并且包含第二间隙壁以及依序堆叠于该基底上的高介电常数介电层、功函数金属层以及导电层。该第二间隙壁环绕该高介电常数介电层、该功函数金属层以及该导电层。

【技术实现步骤摘要】
半导体元件及其形成方法
本专利技术涉及一种半导体元件及其形成方法，特别是涉及一种具有高压金属氧化物半导体晶体管(highvoltagemetal-oxidesemiconductortransistor)的半导体元件及其形成方法。
技术介绍
高压元件是使用在电子产品中需要以高电压操作的部分，如闪存存储器(flashmemory)或平面显示器(flatpaneldisplay)的控制电路，用以维持高电压环境下的正常运作，其中，高压金属氧化物半导体(high-voltagemetal-oxidesemiconductor,HV-MOS)晶体管因具有开关的特性，而被广泛地应用在中央处理器电源供应(CPUpowersupply)、电管理系统(powermanagementsystem)、直流/交流转换器(AC/DCconverter)、液晶显示器(liquidcrystaldisplay,LCD)与等离子体电视驱动器、车用电子、电脑周边、小尺寸直流马达控制器以及消费性电子产品等领域。目前高压元件和低压元件相容的半导体制作工艺中，其低压元件多采用0.28微米的制作工艺制作。然而，随着元件尺寸日益缩小，除了制作工艺复杂度增加之外，如何能维持元件的品质与可靠性也为现今半导体产业的一大课题。因此，亟需改良高压金属氧化物半导体晶体管现有的形成方式，以符合实务上的需求。
技术实现思路
本专利技术的一目的在于提供一种半导体元件及其形成方法，其可更有效地控制栅极的高度，因而可得到更佳的元件效能。为达上述目的，本专利技术的一实施例提供一种半导体元件，其包含一基底、一第一栅极以及一第二栅极。该第一栅极是设置在该基底之上，并且包含第一间隙壁以及依序堆叠于该基底上的一栅极绝缘层、一多晶硅层、一第一金属硅化物层以及一帽盖层，该第一间隙壁环绕该栅极绝缘层、该多晶硅层、该第一金属硅化物层以及该帽盖层。该第二栅极同样是设置在该基底之上并且包含第二间隙壁以及依序堆叠于该基底上的一高介电常数介电层、一功函数金属层以及一导电层。该第二间隙壁环绕该高介电常数介电层、该功函数金属层以及该导电层。为达上述目的，本专利技术的另一实施例提供一种半导体元件的形成方法，其包含以下步骤。首先，在一基底上形成一第一栅极，其中该第一栅极包含第一间隙壁以及依序堆叠于该基底上的一栅极绝缘层以及一多晶硅层，该第一间隙壁环绕该栅极绝缘层以及该多晶硅层。接着，部分移除该多晶硅层，以形成一沟槽。然后，在该沟槽内的该多晶硅层上以及该第一栅极两侧的该基底上分别形成一金属硅化物层。最后，在该多晶硅层上的金属硅化物层上形成一帽盖层，以填满该沟槽。利用本专利技术的形成方式可有效率地在不同的晶体管区内形成临界尺寸(dimension)不同的栅极结构，并有效控制其栅极高度(gateheight)，以避免该栅极结构在后续制作工艺中发生凹陷(dishing)的情形，而影响整体效能。由此，位于该二晶体管区内的栅极结构可分别具有不同的临界电压，以在半导体元件中形成高临界电压(highthresholdvoltage,HVT)与低临界电压(lowthresholdvoltage,LVT)，或是高临界电压与标准临界电压(standardvoltagethreshold,SVT)的P型晶体管或N型晶体管等。附图说明图1至图9为本专利技术优选实施例中形成半导体元件的方法的步骤剖面示意图。主要元件符号说明101、102晶体管区200浅沟隔离210图案化光致抗蚀剂层220接触洞蚀刻停止材料层221接触洞蚀刻停止层230层间介电材料层231层间介电层300基底301、302栅极结构310沟槽311、312栅极绝缘层313栅极314虚置栅极315、316帽盖层317、318间隙壁317a、318a第一间隙壁317b、318b第二间隙壁319、320源极/漏极321、322、323金属硅化物层324高介电常数介电层325帽盖层326功函数金属层328导电层330栅极沟槽H1、H2高度具体实施方式为使熟悉本专利技术所属
的一般技术者能更进一步了解本专利技术，下文特列举本专利技术的数个优选实施例，并配合所附的附图，详细说明本专利技术的构成内容及所欲达成的功效。请参考图1至图9，所绘示者为本专利技术一优选实施例中半导体元件的形成方法示意图。首先，如图1所示，提供一基底300。基底300例如是一硅基底、一含硅基底或一硅覆绝缘(silicon-on-insulator,SOI)基底等半导体基底。在一实施例中，基底300上可形成有至少一个浅沟隔离(shallowtrenchisolation,STI)200，以在基底300定义出二个晶体管区101、102，优选为相同导电型式的晶体管区，例如都是PMOS晶体管区或都是NMOS晶体管区，且二个晶体管区101、102分别预定为后续制作不同临界电压的栅极结构。然而，在其他实施样态中，二个晶体管区101、102也可选择包含不同导电型式的晶体管区，例如晶体管区101为PMOS晶体管区而晶体管区102为NMOS晶体管区。具体来说，基底300的二个晶体管区101、102分别形成有栅极结构301、302。栅极结构301包含一栅极绝缘层(gateinsulatinglayer)311、一栅极313、一帽盖层(cappinglayer)315、一间隙壁(spacer)317以及源极/漏极319。其中，栅极绝缘层311例如可包含二氧化硅(SiO2)、氮化硅(SiN)或氮氧化硅(SiON)等；栅极313例如包含一多晶硅(polysilicon)层，其可包含不具有任何掺质(undoped)的多晶硅材料、具有掺质的多晶硅材料或非晶硅材料等，但也可以是由上述材料的组合；帽盖层315则例如包含二氧化硅、氮化硅、碳化硅(SiC)、碳氮化硅(SiCN)或上述材料的组合等。间隙壁317可选择包含复合膜层的结构，例如由一第一间隙壁317a及一第二间隙壁317b所组成，且第一及第二间隙壁317a、317b可包含高温氧化硅层(hightemperatureoxide,HTO)、氮化硅、氧化硅、氮氧化硅或使用六氯二硅烷(hexachlorodisilane,Si2Cl6)形成的氮化硅(HCD-SiN)，如图1所示。然而，在另一实施例中，该间隙壁也可选择具单一膜层的结构(未绘示)。另一方面，栅极结构302则包含一栅极绝缘层312、一虚置栅极314、一帽盖层316、一间隙壁318以及源极/漏极320。其中，栅极绝缘层312、虚置栅极314及帽盖层316可分别包含类似于栅极绝缘层311、栅极313及帽盖层315的材质，但不以此为限。而间隙壁318可同样选择包含复合膜层的结构，例如由一第一间隙壁318a及一第二间隙壁318b所组成，且其组成材质大体上与间隙壁317相同，如图1所示，但不以此为限。在本专利技术的一实施例中，栅极结构301、302的形成步骤，例如包含在基底300的晶体管区101及、102分别形成一第一绝缘材料层(未绘示)及一第二绝缘材料层(未绘示)。例如是选择进行一热氧化制作工艺，以在基底300的晶体管区101上形成该第一绝缘材料层，其中，该第一绝缘材料层具有一定的厚度，例如是约为95至140埃(Angstroms)但不以此为限。并且，该第一绝缘材料层一本文档来自技高网...

【技术保护点】
一种半导体元件，其特征在于包含：基底；第一栅极，设置在该基底之上，该第一栅极包含：依序堆叠于该基底上的一栅极绝缘层、一多晶硅层、一第一金属硅化物层以及一帽盖层；以及第一间隙壁，环绕该栅极绝缘层、该多晶硅层、该第一金属硅化物层以及该帽盖层；以及第二栅极，设置在该基底之上，该第二栅极包含：依序堆叠于该基底上的一高介电常数介电层、一功函数金属层以及一导电层；以及第二间隙壁，环绕该高介电常数介电层、该功函数金属层以及该导电层。

【技术特征摘要】
1.一种半导体元件，其特征在于包含：基底；第一栅极，设置在该基底之上，该第一栅极包含：依序堆叠于该基底上的一栅极绝缘层、一多晶硅层、一第一金属硅化物层以及一帽盖层；以及第一间隙壁，环绕该栅极绝缘层、该多晶硅层、该第一金属硅化物层以及该帽盖层；以及第二栅极，设置在该基底之上，该第二栅极包含：依序堆叠于该基底上的一高介电常数介电层、一功函数金属层以及一导电层；以及第二间隙壁，环绕该高介电常数介电层、该功函数金属层以及该导电层。2.依据权利要求1所述的半导体元件，其特征在于该第一金属硅化物层低于该第一间隙壁的顶表面。3.依据权利要求1所述的半导体元件，其特征在于还包含：第一源极/漏极，设置在该第一栅极两侧的该基底中；以及第二金属硅化物层，设置在该第一源极/漏极上。4.依据权利要求3所述的半导体元件，其特征在于还包含：蚀刻停止层，设置在基底上，覆盖该第一间隙壁及该第二金属硅化物层。5.依据权利要求1所述的半导体元件，其特征在于该栅极绝缘层具有一厚度，该厚度大于该高介电常数介电层的厚度。6.依据权利要求1所述的半导体元件，其特征在于该第一栅极的临界尺寸大于该第二栅极的临界尺寸。7.依据权利要求1所述的半导体元件，其特征在于还包含：第二源极/漏极，设置在该第二栅极两侧的该基底内；以及第三金属硅化物层，设置在该第二源极/漏极上。8.依据权利要求1所述的半导体元件，其特征在于还包含：蚀刻停止层，设置在基底上，覆盖该第一栅极及该第二栅极。9.依据权利要求8所述的半导体元件，其特征在于还包含：层间介电层，设置在该蚀刻停止层上，其中该层间介电层的顶表面与该第一栅极及第二栅极的顶表面齐平。10.依据权利要求1所述的半导体元件，其特征在于该栅极绝缘层的一部分设置在该基底内。11.一种半导体元件的形成方法，其特征在于包含：在一基底上形成一第一栅极，其中该第一栅极包含：依序堆叠于该基底上的一栅极绝缘层以及一多晶硅层；以...

【专利技术属性】
技术研发人员：李信宏，陈冠全，李年中，李文芳，王智充，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾,71