System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及半导体,特别涉及一种半导体器件的制备方法。
技术介绍
1、闪存器件作为一种非易变性存储器,通过改变晶体管或存储单元的临界电压来控制门极通道的开关,从而达到存储数据的目的,使存储在存储器中的数据不会因电源中断而消失。
2、然后,由于闪存器件的工艺制程过程常采用自对准工艺,则将造成形成共享字线的过程中控制栅多晶硅发生刻蚀后存在端部尖角的问题,而控制栅端部尖角问题还会进一步导致后续形成的用于隔离字线和控制栅多晶硅的隔离层发生断开,无法有效隔离,控制栅多晶硅与字线短接的问题。
技术实现思路
1、本专利技术的目的在于提供一种半导体器件的制备方法,以通过增加一道刻蚀工艺的方式,避免开口侧壁所暴露出的控制栅层发生端部尖角及其所引起的控制栅层与后续形成的字线短接的问题。
2、为了解决上述技术问题,本专利技术提供了一种半导体器件的制备方法,至少包括如下步骤:
3、提供一衬底;
4、在所述衬底上依次形成堆叠的层间介质层、控制栅层和第一侧墙,并沿垂直方向在所述第一侧墙的中间区域开设一底部暴露出所述层间介质层的开口;
5、沿水平方向去除部分厚度的所述开口侧壁上所暴露出的控制栅层,以使所述第一侧墙相较于所述开口侧壁上所剩余的控制栅层沿所述水平方向上突出一距离,所述距离大于零;
6、清洗所述衬底。
7、在其中一些可选的示例中,所述层间介质层包括多层膜结构,所述多层膜结构为第一氧化层、氮化硅层、第二氧层的ono叠层
8、在其中一些可选的示例中,所述开口底部暴露出所述层间介质层中的氮化硅层。
9、在其中一些可选的示例中,沿水平方向去除部分厚度的所述开口侧壁上所暴露出的控制栅层的工艺为各向同性的干法刻蚀工艺。
10、在其中一些可选的示例中,去除所述沿水平方向去除部分厚度的所述开口侧壁上所暴露出的控制栅层的刻蚀工艺对所述控制栅层和第一侧墙的刻蚀选择比为>10:1。
11、在其中一些可选的示例中,沿水平方向去除部分厚度的所述开口侧壁上所暴露出的控制栅层的厚度为:
12、在其中一些可选的示例中,所述控制栅层的材料包括多晶硅,所述第一侧墙的材料包括二氧化硅。
13、在其中一些可选的示例中,清洗所述衬底的清洗工艺对所述多晶硅和二氧化硅的刻蚀选择比为>1:10。
14、在其中一些可选的示例中,在清洗所述衬底后,所述制备方法还包括:
15、刻蚀去除所述开口底部所暴露出的所述层间介质层中的氮化硅层和第二氧化层,并同步去除在所述水平方向上所突出的所述距离的部分厚度的第一侧墙,以使所述开口侧壁上的控制栅层与刻蚀后所剩余的第一侧墙在垂直方向上的截面重新位于同一平面;
16、形成覆盖在所述开口侧壁所暴露出的第一侧墙、控制栅层以及层间介质层的表面的隔离层;以及
17、形成填充在所述开口剩余空间内的多晶硅字线层。
18、在其中一些可选的示例中,所述隔离层包括沿所述水平方向依次堆叠的二氧化硅层和氮化硅层。
19、与现有技术相比,本专利技术的技术方案至少具有以下有益效果之一:
20、本专利技术提供了一种半导体器件的制备方法,具体为:提供一衬底,在所述衬底上依次形成堆叠的层间介质层、控制栅层和第一侧墙,并沿垂直方向在所述第一侧墙的中间区域开设一底部暴露出所述层间介质层的开口;沿水平方向去除部分厚度的所述开口侧壁上所暴露出的控制栅层,以使所述第一侧墙相较于所述开口侧壁上所剩余的控制栅层沿所述水平方向上突出一距离,所述距离大于零;清洗所述衬底。
21、得到意想不到的效果是:通过在对开口底部所暴露出的层间介质层及其表面所附着的上一步刻蚀工艺的残留物进行清洗之前,增加一道对控制栅层与第一侧墙具有高刻蚀选择比的各向同性刻蚀工艺,以通过该增加的刻蚀工艺在水平方向先去除一定厚度(所述距离)的控制栅层,从而实现通过让所述开口侧壁上的控制栅层沿水平方向存在一定内陷的方式,抵消后续进行的清洗、刻蚀工艺对第一侧墙所造成的沿水平方向发生回推的缺陷问题。
22、进一步的,由于本专利技术在所述第一侧墙和控制栅层的侧壁上形成隔离层之前,通过先去除一定厚度的控制栅层的方式抵消了后续清洗和刻蚀工艺对第一侧墙造成的刻蚀损耗,实现了让最终形成的第一侧墙和控制栅层的侧壁平滑衔接或刚好在同一个界面的目的,进而为后续形成隔离层提供良好的界面,最终为字线和控制栅层之间形成较好的隔离层。
本文档来自技高网...【技术保护点】
1.一种半导体器件的制备方法,其特征在于,包括:
2.如权利要求1所述的半导体器件的制备方法,其特征在于,所述层间介质层包括多层膜结构,所述多层膜结构为第一氧化层、氮化硅层、第二氧层的ONO叠层结构。
3.如权利要求2所述的半导体器件的制备方法,其特征在于,所述开口底部暴露出所述层间介质层中的氮化硅层。
4.如权利要求1所述的半导体器件的制备方法,其特征在于,沿水平方向去除部分厚度的所述开口侧壁上所暴露出的控制栅层的工艺为各向同性的干法刻蚀工艺。
5.如权利要求4所述的半导体器件的制备方法,其特征在于,去除所述部分厚度的所述开口侧壁上所暴露出的控制栅层的刻蚀工艺对所述控制栅层和第一侧墙的刻蚀选择比为>10:1。
6.如权利要求5所述的半导体器件的制备方法,其特征在于,沿水平方向去除部分厚度的所述开口侧壁上所暴露出的控制栅层的厚度为:
7.如权利要求1所述的半导体器件的制备方法,其特征在于,所述控制栅层的材料包括多晶硅,所述第一侧墙的材料包括二氧化硅。
8.如权利要求7所述的半导体器件的制备方
9.如权利要求3所述的半导体器件的制备方法,其特征在于,在清洗所述衬底后,所述制备方法还包括:
10.如权利要求9所述的半导体器件的制备方法,其特征在于,所述隔离层包括沿所述水平方向依次堆叠的二氧化硅层和氮化硅层。
...【技术特征摘要】
1.一种半导体器件的制备方法,其特征在于,包括:
2.如权利要求1所述的半导体器件的制备方法,其特征在于,所述层间介质层包括多层膜结构,所述多层膜结构为第一氧化层、氮化硅层、第二氧层的ono叠层结构。
3.如权利要求2所述的半导体器件的制备方法,其特征在于,所述开口底部暴露出所述层间介质层中的氮化硅层。
4.如权利要求1所述的半导体器件的制备方法,其特征在于,沿水平方向去除部分厚度的所述开口侧壁上所暴露出的控制栅层的工艺为各向同性的干法刻蚀工艺。
5.如权利要求4所述的半导体器件的制备方法,其特征在于,去除所述部分厚度的所述开口侧壁上所暴露出的控制栅层的刻蚀工艺对所述控制栅层和第一侧墙的刻蚀选择比为>1...
【专利技术属性】
技术研发人员:张连宝,
申请(专利权)人:上海华虹宏力半导体制造有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。