System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及半导体制备,特别是涉及一种增强型gan hemt器件及其形成方法。
技术介绍
1、氮化镓(gan)材料与硅(si)材料相比,具备更宽的禁带宽度,更高的击穿电场强度,更大饱和电子迁移率和更高的热导。伴随着gan器件技术的飞速发展,出现了越来越多的新型器件结构,且这些新型器件结构包括增强型gan hemt(高电子迁移率晶体管)器件。然而,现有的增强型gan hemt器件存在电流密度小及电流易崩塌的问题。
技术实现思路
1、鉴于以上所述现有技术的缺点,本专利技术的目的在于提供一种增强型gan hemt器件及其形成方法,用于解决现有的gan hemt器件电流密度小且电流易崩塌的问题。
2、为实现上述目的及其他相关目的,本专利技术提供一种增强型gan hemt器件的形成方法,所述方法包括:
3、步骤1)提供一半导体结构,其包括衬底、形成于所述衬底表面的gan缓冲层、形成于所述gan缓冲层表面的gan沟道层及间隔形成于所述gan沟道层内的algan势垒层,且所述algan势垒层的厚度小于所述gan沟道层的厚度;
4、步骤2)刻蚀所述algan势垒层以形成栅极沟槽,且所述栅极沟槽的宽度小于所述algan势垒层的长度,其深度小于所述algan势垒层的厚度;
5、步骤3)于所述栅极沟槽内填充p-gan层;
6、步骤4)于所述p-gan层的表面形成栅极;
7、步骤5)于所述栅极的两侧分别形成源电极与漏电极,且所述源电
8、可选地,刻蚀所述algan势垒层以形成所述栅极沟槽的方法包括:
9、于所述半导体结构的表面形成层间介质层;
10、图案化刻蚀所述层间介质层及其下方的所述algan势垒层以形成所述栅极沟槽。
11、可选地,所述层间介质层的材质包括氧化硅或氮化硅。
12、可选地,采用数字式icp刻蚀工艺形成所述栅极沟槽。
13、可选地,采用金属有机化合物气相淀积形成所述p-gan层。
14、可选地,于所述栅极的两侧分别形成所述源电极与所述漏电极的方法包括:
15、于形成有所述栅极的半导体结构的表面形成介质层;
16、刻蚀所述介质层以形成源极沟槽及漏极沟槽,且所述源极沟槽及所述漏极沟槽沿着所述algan势垒层的长度方向延伸;
17、于所述源极沟槽及所述漏极沟槽内填充金属以形成所述源电极与所述漏电极。
18、可选地,所述介质层的材质包括氧化硅或氮化硅。
19、可选地,所述栅极所采用的金属包括mo、ti及au。
20、可选地,所述源电极及所述漏电极所采用的金属包括ti、al、ni及au。
21、可选地,位于所述algan势垒层底部与所述gan缓冲层表面之间的所述gan沟道层的厚度介于250nm~500nm之间;所述algan势垒层的长度介于100nm~200nm之间。
22、可选地,在刻蚀所述algan势垒层形成所述栅极沟槽时,保留于所述栅极沟槽两侧作为其侧壁的所述algan势垒层的总厚度小于30nm,且保留于其底部的所述algan势垒层的厚度小于30nm。
23、相应地,本专利技术还提供一种增强型gan hemt器件,所述器件包括:
24、衬底;
25、形成于所述衬底表面的gan缓冲层;
26、形成于所述gan缓冲层表面的gan沟道层;
27、间隔地形成于所述gan沟道层内的algan势垒层,且所述algan势垒层的厚度小于所述gan沟道层的厚度;
28、形成于所述algan势垒层内的p-gan层,且所述p-gan层的宽度小于所述algan势垒层的长度,其厚度小于所述algan势垒层的厚度;
29、形成于所述p-gan层表面的栅极;
30、形成于所述栅极两侧的源电极与漏电极,且所述源电极与所述漏电极沿着所述algan势垒层的长度方向延伸,并位于所述gan沟道层及所述algan势垒层的表面。
31、可选地,位于所述algan势垒层底部与所述gan缓冲层表面之间的所述gan沟道层的厚度介于250nm~500nm之间;所述algan势垒层的长度介于100nm~200nm之间。
32、可选地,在刻蚀所述algan势垒层形成所述栅极沟槽时,保留于所述栅极沟槽两侧作为其侧壁的所述algan势垒层的总厚度小于30nm,且保留于其底部的所述algan势垒层的厚度小于30nm。
33、如上所述,本专利技术的增强型gan hemt器件及其形成方法,通过利用多层外延结构得到垂直的多导电沟道,而且,栅极采用深沟槽结构,并在栅极工艺中利用mocvd方法在深沟槽中淀积p-gan。通过上述方法形成的gan hemt器件能够利用多沟道增大电流密度,器件的功率密度得到提高,而且多层外延结构的垂直导电沟道能够保护沟道从而抑制电流崩塌。
本文档来自技高网...【技术保护点】
1.一种增强型GaN HEMT器件的形成方法,其特征在于,所述方法包括:
2.根据权利要求1所述的增强型GaN HEMT器件的形成方法,其特征在于,刻蚀所述AlGaN势垒层以形成所述栅极沟槽的方法包括:
3.根据权利要求2所述的增强型GaN HEMT器件的形成方法,其特征在于,所述层间介质层的材质包括氧化硅或氮化硅。
4.根据权利要求1或2所述的增强型GaN HEMT器件的形成方法,其特征在于,采用数字式ICP刻蚀工艺形成所述栅极沟槽。
5.根据权利要求1所述的增强型GaN HEMT器件的形成方法,其特征在于,采用金属有机化合物气相淀积形成所述P-GaN层。
6.根据权利要求1所述的增强型GaN HEMT器件的形成方法,其特征在于,于所述栅极的两侧分别形成所述源电极与所述漏电极的方法包括:
7.根据权利要求6所述的增强型GaN HEMT器件的形成方法,其特征在于,所述介质层的材质包括氧化硅或氮化硅。
8.根据权利要求1所述的增强型GaN HEMT器件的形成方法,其特征在于,所述栅极所采用的金属包括
9.根据权利要求1所述的增强型GaN HEMT器件的形成方法,其特征在于,所述源电极及所述漏电极所采用的金属包括Ti、Al、Ni及Au。
10.根据权利要求1所述的增强型GaN HEMT器件的形成方法,其特征在于,位于所述AlGaN势垒层底部与所述GaN缓冲层表面之间的所述GaN沟道层的厚度介于250nm~500nm之间;所述AlGaN势垒层的长度介于100nm~200nm之间。
11.根据权利要求10所述的增强型GaN HEMT器件的形成方法,其特征在于,在刻蚀所述AlGaN势垒层形成所述栅极沟槽时,保留于所述栅极沟槽两侧作为其侧壁的所述AlGaN势垒层的总厚度小于30nm,且保留于其底部的所述AlGaN势垒层的厚度小于30nm。
12.一种增强型GaN HEMT器件,其特征在于,所述器件包括:
13.根据权利要求12所述的增强型GaN HEMT器件的形成方法,其特征在于,位于所述AlGaN势垒层底部与所述GaN缓冲层表面之间的所述GaN沟道层的厚度介于250nm~500nm之间;所述AlGaN势垒层的长度介于100nm~200nm之间。
14.根据权利要求13所述的增强型GaN HEMT器件的形成方法,其特征在于,在刻蚀所述AlGaN势垒层形成所述栅极沟槽时,保留于所述栅极沟槽两侧作为其侧壁的所述AlGaN势垒层的总厚度小于30nm,且保留于其底部的所述AlGaN势垒层的厚度小于30nm。
...【技术特征摘要】
1.一种增强型gan hemt器件的形成方法,其特征在于,所述方法包括:
2.根据权利要求1所述的增强型gan hemt器件的形成方法,其特征在于,刻蚀所述algan势垒层以形成所述栅极沟槽的方法包括:
3.根据权利要求2所述的增强型gan hemt器件的形成方法,其特征在于,所述层间介质层的材质包括氧化硅或氮化硅。
4.根据权利要求1或2所述的增强型gan hemt器件的形成方法,其特征在于,采用数字式icp刻蚀工艺形成所述栅极沟槽。
5.根据权利要求1所述的增强型gan hemt器件的形成方法,其特征在于,采用金属有机化合物气相淀积形成所述p-gan层。
6.根据权利要求1所述的增强型gan hemt器件的形成方法,其特征在于,于所述栅极的两侧分别形成所述源电极与所述漏电极的方法包括:
7.根据权利要求6所述的增强型gan hemt器件的形成方法,其特征在于,所述介质层的材质包括氧化硅或氮化硅。
8.根据权利要求1所述的增强型gan hemt器件的形成方法,其特征在于,所述栅极所采用的金属包括mo、ti及au。
9.根据权利要求1所述的增强型gan hemt器件的形成方法,其特征在于,所述源电极及所述漏电极所采用的金属包括ti、al、...
【专利技术属性】
技术研发人员:孙鹏,
申请(专利权)人:上海华虹宏力半导体制造有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。