【技术实现步骤摘要】
本专利技术涉及一种半导体集成电路，特别是涉及一种接触孔(ct)的制造方法。
技术介绍
1、与12寸晶圆(wafer)制程的ct一站式刻蚀不同，8寸晶圆的功率器件的ct刻蚀分为层间膜(ild)刻蚀(etch)和硅(silicon)刻蚀两步，其中12寸晶圆是指直径为300毫米的晶圆，8寸晶圆是指直径为200毫米的晶圆。
2、硅刻蚀中，对硅的刻蚀速率很大，对层间膜的氧化层(oxide)的刻蚀速率很小，硅刻蚀步骤中所能突破(break through)的氧化层的厚度即oxide刻蚀量仅左右，当ildoxide刻蚀工艺或者机台有较大波动时，由可能在部分区域中使ild刻蚀形成的开口的底部保留的氧化层残留即层间膜残留的厚度为以上，这样，这些区域中，在完成硅刻蚀后，层间膜残留将无法完全去除，这样在开口中填充金属后，接触孔将无法和底部的硅材料形成接触，从而出现接触孔断开(open)缺陷。所以，现有方法中，在ct的硅刻蚀中会出现ct缺陷并从而会导致器件特别是功率器件(power mosfet)的阈值电压(vth)、击穿电压(bv)或饱和漏源电流(idss)失效。
3、如图1所示，是现有沟槽栅功率器件对应的晶圆测试图；图1中，晶圆测试图101和实际晶圆相对应，晶圆测试图101中各芯片的坐标和实际晶圆上的芯片坐标相同，图1中显示了测试通过的芯片102以及测试未通过的芯片103，芯片102和103采用不同的填充颜色表示。
4、如图2所示，是图1中对应的器件的id-vd曲线；其中，虚线框104内包括了多个测试曲线，这些测
5、如图3所示，是图1中对应的器件的剖面对应的tem照片；图3是在具有失效器件的区域选取，图3中，在半导体衬底201中形成有沟槽栅202，沟槽栅202之间形成有体区以及位于体区表面的源区。在源区顶部形成有接触孔203。正常情况下，接触孔203会穿过源区和底部的体区接触，从而能将源区和体区都引出。但是在虚线框204的区域中，接触孔203并未进入到半导体衬底201中，故虚线框204处的接触孔和底部的源区和体区的电连接会被断开，即产生了ct开路(open)缺陷。除了虚线框204处的接触孔完全断开外，图3中从左到右数第三个接触孔203虽然会和底部的源区或体区接触，但是接触孔进入到半导体衬底201的深度有限，接触面积也有限，这同样也会影响器件的性能。
6、除了沟槽栅功率器件外，还有屏蔽栅沟槽(sgt)结构的沟槽栅功率器件中也同样具有ct open的缺陷。
技术实现思路
1、本专利技术是提供一种接触孔的制造方法，能防止接触孔开路并保证使接触孔达到目标深度。
2、本专利技术提供的接触孔的制造方法包括如下步骤：
3、步骤一、提供半导体衬底，在所述半导体衬底上形成有供接触孔穿过的层间膜(ild)；定义出接触孔的形成区域。
4、步骤二、进行第一次刻蚀，所述第一次刻蚀具有对所述层间膜和所述半导体衬底的第一刻蚀选择比，所述第一刻蚀选择比用于实现对所述层间膜进行选择性刻蚀，所述第一次刻蚀停止在所述半导体衬底表面并形成第一开口。
5、所述第一次刻蚀具有面内波动性，使得所述第一次刻蚀结束后在所述半导体衬底的部分区域中的所述第一开口的底部依然具有层间膜残留，所述层间膜残留覆盖在所述第一开口底部的所述半导体衬底表面上。
6、步骤三、进行第二次刻蚀，所述第二次刻蚀具有对所述层间膜和所述半导体衬底的第二刻蚀选择比，所述第二刻蚀选择比小于所述第一刻蚀选择比且所述第二刻蚀选择比大于1；所述第二次刻蚀对所述半导体衬底进行非选择性刻蚀并在所述第一开口的底部形成位于所述半导体衬底中的第二开口；在具有所述层间膜残留的所述第一开口中，所述第二次刻蚀先去除所述层间膜残留之后再刻蚀所述半导体衬底形成所述第二开口，用于防止接触孔开路。
7、步骤四、进行第三次刻蚀，所述第三次刻蚀具有对所述层间膜和所述半导体衬底的第三刻蚀选择比，所述第三刻蚀选择比用于实现对所述半导体衬底进行选择性刻蚀，所述第三次刻蚀在所述第二开口底部形成第三开口，由所述第一开口、所述第二开口和所述第三开口叠加形成接触孔开口，通过调节所述第三次刻蚀和所述第二次刻蚀的深度使所述接触孔开口位于所述半导体衬底中的深度达到目标值。
8、步骤五、在所述接触孔开口中填充金属形成接触孔。
9、进一步的改进是，所述半导体衬底的材料包括硅。
10、进一步的改进是，所述第一刻蚀选择比为17：1以上。
11、进一步的改进是，所述第二刻蚀选择比为小于等于2：1以及大于1：1之间。
12、进一步的改进是，所述第二刻蚀选择比为1.5：1。
13、进一步的改进是，所述第一次刻蚀的工艺条件包括：rf功率为1500瓦，工艺气体包括c4f8和o2。
14、进一步的改进是，所述第二次刻蚀的工艺条件包括：rf功率为500瓦，工艺气体包括cf4和o2。
15、进一步的改进是，所述第二开口的深度为所述第二次刻蚀工艺的工艺时间为10秒。
16、进一步的改进是，所述接触孔的形成区域位于功率器件的源区的顶部。
17、所述功率器件包括：栅极结构、第一导电类型掺杂的漂移区、第二导电类型掺杂的体区和所述源区。
18、所述漂移区形成于所述半导体衬底中。
19、所述体区形成于所述漂移区的表面区域中。
20、所述源区形成于所述体区的表面区域中且和所述栅极结构的侧面自对准。
21、被所述栅极结构所覆盖的所述体区表面用于形成连接所述源区和所述漂移区的导电沟道。
22、所述接触孔开口的目标深度保证所述源区顶部的所述接触孔穿过所述源区并和所述体区接触。
23、进一步的改进是，所述栅极结构包括栅介质层和多晶硅栅；
24、在所述多晶硅栅的顶部也形成有对应的所述接触孔。
25、进一步的改进是，所述栅极结构采用沟槽栅，所述栅介质层形成于栅极沟槽的内侧表面，所述多晶硅栅填充在形成有所述栅介质层的所述栅极沟槽中，所述多晶硅栅纵向穿过所述体区。
26、进一步的改进是，所述栅极结构中还采用具有屏蔽栅沟槽(sgt)结构，所述屏蔽栅沟槽结构包括屏蔽介质层和屏蔽多晶硅。
27、所述屏蔽介质层位于所述栅极沟槽的底部区域的内侧表面，所述栅介质层位于所述屏蔽介质层之上的所述栅极沟槽的侧面。
28、所述屏蔽多晶硅和所述栅极沟槽之间间隔有所述屏蔽介质层。
29、所述多晶硅栅和所述屏蔽多晶硅之间间隔有多晶硅间介质层。
30本文档来自技高网...
【技术保护点】
1.一种接触孔的制造方法，其特征在于，包括如下步骤：
2.如权利要求1所述的接触孔的制造方法，其特征在于：所述半导体衬底的材料包括硅。
3.如权利要求2所述的接触孔的制造方法，其特征在于：所述第一刻蚀选择比为17：1以上。
4.如权利要求3所述的接触孔的制造方法，其特征在于：所述第二刻蚀选择比为小于等于2：1以及大于1：1之间。
5.如权利要求5所述的接触孔的制造方法，其特征在于：所述第二刻蚀选择比为1.5：1。
6.如权利要求5所述的接触孔的制造方法，其特征在于：所述第一次刻蚀的工艺条件包括：RF功率为1500瓦，工艺气体包括C4F8和O2。
7.如权利要求6所述的接触孔的制造方法，其特征在于：所述第二次刻蚀的工艺条件包括：RF功率为500瓦，工艺气体包括CF4和O2。
8.如权利要求7所述的接触孔的制造方法，其特征在于：所述第二开口的深度为所述第二次刻蚀工艺的工艺时间为10秒。
9.如权利要求1所述的接触孔的制造方法，其特征在于：所述接触孔的形成区域位于功率器件的源区的顶部；>
10.如权利要求9所述的接触孔的制造方法，其特征在于：所述栅极结构包括栅介质层和多晶硅栅；
11.如权利要求10所述的接触孔的制造方法，其特征在于：所述栅极结构采用沟槽栅，所述栅介质层形成于栅极沟槽的内侧表面，所述多晶硅栅填充在形成有所述栅介质层的所述栅极沟槽中，所述多晶硅栅纵向穿过所述体区。
12.如权利要求11所述的接触孔的制造方法，其特征在于：所述栅极结构中还采用具有屏蔽栅沟槽结构，所述屏蔽栅沟槽结构包括屏蔽介质层和屏蔽多晶硅；
13.如权利要求9所述的接触孔的制造方法，其特征在于：在所述半导体衬底的表面上形成有第一导电类型掺杂的第一外延层，所述漂移区由形成于所述体区底部的所述第一外延层组成。
14.如权利要求9所述的接触孔的制造方法，其特征在于：步骤一中，采用光刻工艺形成的光刻胶图形定义出所述接触孔的形成区域；
15.如权利要求14所述的接触孔的制造方法，其特征在于：在去除所述光刻胶之后以及步骤五之前，还包括：
16.如权利要求1所述的接触孔的制造方法，其特征在于：步骤一中，所述层间膜包括LTO氧化层和BPSG层的叠加层。
17.如权利要求7所述的接触孔的制造方法，其特征在于：所述第一次刻蚀和所述第二次刻蚀在同一刻蚀腔中连续进行，所述第一次刻蚀的工艺参数和所述第二次刻蚀的工艺参数设置在同一工艺菜单中，且所述第一次刻蚀作为主刻蚀以及所述第二次刻蚀作为软刻蚀。
...【技术特征摘要】
1.一种接触孔的制造方法，其特征在于，包括如下步骤：
2.如权利要求1所述的接触孔的制造方法，其特征在于：所述半导体衬底的材料包括硅。
3.如权利要求2所述的接触孔的制造方法，其特征在于：所述第一刻蚀选择比为17：1以上。
4.如权利要求3所述的接触孔的制造方法，其特征在于：所述第二刻蚀选择比为小于等于2：1以及大于1：1之间。
5.如权利要求5所述的接触孔的制造方法，其特征在于：所述第二刻蚀选择比为1.5：1。
6.如权利要求5所述的接触孔的制造方法，其特征在于：所述第一次刻蚀的工艺条件包括：rf功率为1500瓦，工艺气体包括c4f8和o2。
7.如权利要求6所述的接触孔的制造方法，其特征在于：所述第二次刻蚀的工艺条件包括：rf功率为500瓦，工艺气体包括cf4和o2。
8.如权利要求7所述的接触孔的制造方法，其特征在于：所述第二开口的深度为所述第二次刻蚀工艺的工艺时间为10秒。
9.如权利要求1所述的接触孔的制造方法，其特征在于：所述接触孔的形成区域位于功率器件的源区的顶部；
10.如权利要求9所述的接触孔的制造方法，其特征在于：所述栅极结构包括栅介质层和多晶硅栅；
11.如权利要求10所述的接...
【专利技术属性】
技术研发人员：尹振忠，高宏，肖泽龙，田磊，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。