双槽UMOSFET器件制造技术

本发明专利技术涉及一种双槽UMOSFET器件。该器件包括衬底区(1)；漂移区(2)、外延层(3)、源区(4)，依次层叠于衬底区(1)的上表面；栅极，设置于漂移区(2)、外延层(3)及源区(4)内部并位于双槽UMOSFET器件的中间位置处；栅介质保护区(5)，设置于漂移区(2)内并位于栅极下方；源极(10)，设置于漂移区(2)、外延层(3)及源区层(4)内部并位于双槽UMOSFET器件的靠近两侧位置处；源槽拐角保护区(6)，设置于漂移区(2)内并位于源极(10)下方；漏极(11)，设置于衬底区(1)下表面。本发明专利技术通过在源极与漂移区及外延层的界面形成肖特基接触，在保证不引起体二极管的“通电劣化”问题的同时，减少了额外的肖特基二极管，提高了器件的可靠性并降低了器件设计的复杂性和成本。

Dual channel UMOSFET device

The invention relates to a double slot UMOSFET device. The device comprises a substrate (1); drift region (2), epitaxial layer (3), the source region (4), sequentially laminated on the substrate region (1) on the surface; the gate, arranged in the drift region (2), epitaxial layer (3) and (4) the source area of the middle position of the internal and in a double groove UMOSFET device; gate dielectric protection area (5), set in the drift region (2) and located beneath the gate; the source (10), set in the drift region (2), epitaxial layer (3) and the source region layer (4) and is located in the internal double groove near the UMOSFET device the positions of both sides; the source groove (6), the corner protection zone is arranged in the drift region (2) and the source (10) below; drain (11), (1) is arranged on the substrate surface. The invention is characterized in that the source and the drift region and the epitaxial layer formed at the interface between Schottky contact, the guarantee is not caused by diode \power deterioration problem at the same time, reduce the extra Schottky diode, improve device reliability and reduces the cost and complexity of device design.

【技术实现步骤摘要】
双槽UMOSFET器件
本专利技术涉及集成电路
，特别涉及一种双槽UMOSFET器件。
技术介绍
宽带隙半导体材料SiC具有较大的禁带宽度，较高的临界击穿电场，高热导率和高电子饱和漂移速度等优良物理和化学特性，适合制作高温、高压、大功率、抗辐照的半导体器件。在功率电子领域中，功率MOSFET已被广泛应用，它具有栅极驱动简单，开关时间短等特点。垂直结构的UMOSFET相对于横向结构的MOSFET，具有导通电阻小，元胞尺寸小的优点，具有广阔的应用前景。但在UMOSFET中，槽栅拐角处的电场集中很容易导致该处氧化层被提前击穿，对于SiC材料来说这一现象更为严重。通过在栅槽的底部设计一层P+型掺杂区域即P+栅氧保护区，使槽底的尖峰电场从栅氧化层上转移到P+栅氧保护区与N-漂移区所构成的PN结上，进而缓解了栅氧电场带来的可靠性问题。并且双槽结构的UMOSFET，通过在源极刻槽，该区域深入N-漂移区的深度要大于栅氧在N-漂移区中的深度，利用这点，氧化层处的电场因为源槽的存在而转移到源槽拐角处，进一步改善器件的击穿特性。同时MOSFET在变流器中作为功率开关，当其体二极管作为续流通路持续流过本文档来自技高网...

【技术保护点】
一种双槽UMOSFET器件，其特征在于，包括：衬底区(1)；漂移区(2)、外延层(3)、源区(4)，依次层叠于所述衬底区(1)的上表面；栅极，设置于所述漂移区(2)、所述外延层(3)及所述源区(4)内部并位于所述双槽UMOSFET器件的中间位置处；栅介质保护区(5)，设置于所述漂移区(2)内并位于所述栅极下方；源极(10)，设置于所述漂移区(2)、所述外延层(3)及所述源区层(4)内部并位于所述双槽UMOSFET器件的靠近两侧位置处；源槽拐角保护区(6)，设置于所述漂移区(2)内并位于所述源极(10)下方；漏极(11)，设置于所述衬底区(1)下表面。

【技术特征摘要】
1.一种双槽UMOSFET器件，其特征在于，包括：衬底区(1)；漂移区(2)、外延层(3)、源区(4)，依次层叠于所述衬底区(1)的上表面；栅极，设置于所述漂移区(2)、所述外延层(3)及所述源区(4)内部并位于所述双槽UMOSFET器件的中间位置处；栅介质保护区(5)，设置于所述漂移区(2)内并位于所述栅极下方；源极(10)，设置于所述漂移区(2)、所述外延层(3)及所述源区层(4)内部并位于所述双槽UMOSFET器件的靠近两侧位置处；源槽拐角保护区(6)，设置于所述漂移区(2)内并位于所述源极(10)下方；漏极(11)，设置于所述衬底区(1)下表面。2.根据权利要求1所述的双槽UMOSFET器件，其特征在于，所述衬底区(1)为N型SiC材料，其厚度为200μm～500μm、掺杂浓度为5×1018cm-3～1×1020cm-3、掺杂离子为氮离子。3.根据权利要求1所述的双槽UMOSFET器件，其特征在于，所述漂移区(2)为N型SiC材料，其厚度为10μm～20μm、掺杂浓度为1×1015cm-3～6×1015cm-3、掺杂离子为氮离子。4.根据权利要求1所述的双槽UMOSFET器件，其特征在于，所述外延层(3)为P型SiC材料，其厚度为1μm～1.5μm、掺杂浓度为1×1...

【专利技术属性】
技术研发人员：汤晓燕，陈辉，宋庆文，张艺蒙，张玉明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61