基于垂直沟道的MISFET器件及其制备方法技术

本发明专利技术公开了一种基于垂直沟道的MISFET(金属‑绝缘介质半导体场效应管)器件及其制备方法。所述MISFET器件包括源极、漏极、栅极以及MIS结构，所述MIS结构的轴线基本垂直于一选定平面，所述MIS结构包括半导体结构和环绕半导体结构设置的绝缘介质，且在所述半导体结构和绝缘介质的界面处形成有沟道，所述源极与漏极经所述沟道电连接，所述栅极分布于源极和漏极之间。本发明专利技术的MISFET器件具有栅控能力好、工作频率高，工艺难度低，易于制作，成品率高等优点。

MISFET device based on vertical channel and preparation method thereof

The invention discloses a vertical channel based on MISFET (dielectric metal semiconductor field effect transistor) device and preparation method thereof. The MISFET device includes source, drain, gate and MIS structure, the structure of the MIS axis substantially perpendicular to a selected plane, the MIS structure includes a semiconductor structure and semiconductor structure is provided around the insulating medium, and a trench formed in the semiconductor structure and dielectric interface, the the source and drain through the channel is electrically connected to the gate in between source and drain. The MISFET device has the advantages of good grid control capability, high work frequency, low technical difficulty, easy fabrication and high yield.

【技术实现步骤摘要】
基于垂直沟道的MISFET器件及其制备方法
本专利技术涉及一种半导体器件，特别涉及一种基于垂直沟道的MISFET(VerticalChannelHeterostructureMetal-Insulator-SemiconductorField-effectTransistor,VC-MISFET)器件及其制备方法。
技术介绍
随着微电子技术的发展，CMOS器件和集成电路已经步入所谓的后摩尔时代，也即，集成电路的发展已经逐步偏离“摩尔定律”的曲线。特别是当器件的栅长及沟道长度越来越短、栅介质层越来越薄时所带来的“短沟道效应”、“DIBL效应”(DrainInducedBarrierLowering，漏端引入的势垒降低)以及源漏直接隧穿等，使得器件尺寸缩小愈来愈困难。并且由于栅长变短，栅控能力下降，使器件的亚阈摆幅以及开关电流比下降，带来功耗增加等一系列问题。为了解决以上问题，研究人员提出了Si基Fin-FET、Si基垂直沟道器件、基于纳米线的垂直器件等解决方案。但这些解决方案仍存在一些缺陷。例如，Fin-FET仍然要借助光刻技术来获得更小的栅长。又如，基于Si纳米线的器件等必须进行局部本文档来自技高网...

【技术保护点】
一种基于垂直沟道的MISFET器件，包括源极、漏极、栅极以及MIS结构，其特征在于：所述MIS结构包括至少一半导体结构和环绕半导体结构设置的绝缘介质，且在所述半导体结构和绝缘介质的界面处形成有沟道，所述沟道的轴线基本垂直于一选定平面，所述源极与漏极经所述沟道电连接，所述栅极分布于源极和漏极之间。

【技术特征摘要】
1.一种基于垂直沟道的MISFET器件，包括源极、漏极、栅极以及MIS结构，其特征在于：所述MIS结构包括至少一半导体结构和环绕半导体结构设置的绝缘介质，且在所述半导体结构和绝缘介质的界面处形成有沟道，所述沟道的轴线基本垂直于一选定平面，所述源极与漏极经所述沟道电连接，所述栅极分布于源极和漏极之间。2.根据权利要求1所述的基于垂直沟道的MISFET器件，其特征在于：所述MISFET器件包括阵列分布的复数个半导体结构，且该复数个半导体结构与绝缘介质之间形成有由复数个所述的沟道组成的沟道阵列。3.根据权利要求1或2所述的基于垂直沟道的MISFET器件，其特征在于：所述MIS结构的轴线基本垂直于所述选定平面；优选的，所述半导体结构与绝缘介质同轴设置；优选的，所述MIS结构为柱状；优选的，所述MIS结构的径向截面形状包括多边形或圆形；优选的，所述半导体结构为柱状；优选的，所述半导体结构的径向截面形状包括多边形或圆形；优选的，所述半导体结构为纳米柱。4.根据权利要求1所述的基于垂直沟道的MISFET器件，其特征在于：所述源极、漏极与所述半导体结构形成欧姆接触；优选的，所述源极和漏极沿所述沟道轴向间隔设置；优选的，所述栅极与源极之间的距离小于所述栅极与漏极之间的距离；优选的，所述源极和漏极分别设置所述沟道两端处；优选的，所述栅极环绕所述MIS结构设置；优选的，所述源极、漏极及栅极中的至少一者平行于所述选定平面；优选的，所述源极、漏极及栅极均平行于所述选定平面。5.根据权利要求1所述的基于垂直沟道的MISFET器件，其特征在于：所述源极包括源极接触环，所述源极接触环环绕所述沟道设置；优选的，所述源极接触环经连接线与源极引线盘电连接；优选的，所述漏极包括漏极接触环，所述漏极接触环环绕所述沟道设置；优选的，所述漏极接触环经连接线与漏极引线盘电连接；优选的，所述栅极包括栅极接触环，所述栅极接触环环绕所述沟道设置；优选的，所述栅极接触环经连接线与栅极引线盘电连接；优选的，所述源极接触环、漏极接触环和栅极接触环中的至少一者与所述MIS结构同轴设置；优选的，所述源极接触环、漏极接触环和栅极接触环中的至少一者平行于所述选定平面。6.根据权利要求1所述的基于垂直沟道的MISFET器件，其特征在于：所述源极和漏极中的至少一者与栅极之间还保留或未保留隔离绝缘介质层；优选的，所述源极和漏极中的任一者与栅极之间均...

【专利技术属性】
技术研发人员：董志华，张佩佩，张辉，蔡勇，刘国华，柯华杰，周涛，程知群，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：浙江,33