基于垂直沟道的MISFET器件及其制备方法技术

本发明专利技术公开了一种基于垂直沟道的MISFET(金属‑绝缘介质半导体场效应管)器件及其制备方法。所述MISFET器件包括源极、漏极、栅极以及MIS结构，所述MIS结构的轴线基本垂直于一选定平面，所述MIS结构包括半导体结构和环绕半导体结构设置的绝缘介质，且在所述半导体结构和绝缘介质的界面处形成有沟道，所述源极与漏极经所述沟道电连接，所述栅极分布于源极和漏极之间。本发明专利技术的MISFET器件具有栅控能力好、工作频率高，工艺难度低，易于制作，成品率高等优点。

MISFET device based on vertical channel and preparation method thereof

The invention discloses a vertical channel based on MISFET (dielectric metal semiconductor field effect transistor) device and preparation method thereof. The MISFET device includes source, drain, gate and MIS structure, the structure of the MIS axis substantially perpendicular to a selected plane, the MIS structure includes a semiconductor structure and semiconductor structure is provided around the insulating medium, and a trench formed in the semiconductor structure and dielectric interface, the the source and drain through the channel is electrically connected to the gate in between source and drain. The MISFET device has the advantages of good grid control capability, high work frequency, low technical difficulty, easy fabrication and high yield.

【技术实现步骤摘要】
基于垂直沟道的MISFET器件及其制备方法
本专利技术涉及一种半导体器件，特别涉及一种基于垂直沟道的MISFET(VerticalChannelHeterostructureMetal-Insulator-SemiconductorField-effectTransistor,VC-MISFET)器件及其制备方法。
技术介绍
随着微电子技术的发展，CMOS器件和集成电路已经步入所谓的后摩尔时代，也即，集成电路的发展已经逐步偏离“摩尔定律”的曲线。特别是当器件的栅长及沟道长度越来越短、栅介质层越来越薄时所带来的“短沟道效应”、“DIBL效应”(DrainInducedBarrierLowering，漏端引入的势垒降低)以及源漏直接隧穿等，使得器件尺寸缩小愈来愈困难。并且由于栅长变短，栅控能力下降，使器件的亚阈摆幅以及开关电流比下降，带来功耗增加等一系列问题。为了解决以上问题，研究人员提出了Si基Fin-FET、Si基垂直沟道器件、基于纳米线的垂直器件等解决方案。但这些解决方案仍存在一些缺陷。例如，Fin-FET仍然要借助光刻技术来获得更小的栅长。又如，基于Si纳米线的器件等必须进行局部掺杂，这增大了工艺难度。再如，Si基垂直沟道器件可以先行形成多层不同掺杂类型的结构再刻蚀形成垂直沟道结构，但是，这无疑更加增大了工艺的复杂程度，而且Si材料体系由于其材料性质所限，在耐高压和耐高温、抗辐射等方面的性能均不甚理想。
技术实现思路
本专利技术的主要目的在于提供一种基于垂直沟道的MISFET(Metal-Insulator-SemiconductorField-effectTransistor，金属-绝缘介质或氧化物半导体场效应管)器件及其制备方法，以克服现有技术的不足。为实现上述专利技术目的，本专利技术采用了如下技术方案：本专利技术实施例提供了基于垂直沟道的MISFET器件，包括源极、漏极、栅极以及MIS结构，其特征在于：所述MIS结构包括至少一半导体结构和环绕半导体结构设置的绝缘介质，且在所述半导体结构和绝缘介质的界面处形成有沟道，所述沟道的轴线基本垂直于一选定平面，所述源极与漏极经所述沟道电连接，所述栅极分布于源极和漏极之间。在一些较佳实施方案中，所述MISFET器件包括阵列分布的复数个半导体结构，且该复数个半导体结构与绝缘介质之间形成有由复数个所述的沟道组成的沟道阵列。在一些较佳实施方案中，所述源极、漏极及栅极中的至少一者平行于所述选定平面。进一步的，所述源极、漏极与所述半导体结构形成欧姆接触。进一步的，所述半导体结构的材质可以选自III～V族半导体。本专利技术实施例还提供了一种基于垂直沟道的MISFET器件的制备方法，其包括：于衬底主平面上形成MIS结构，所述MIS结构包括至少一半导体结构和环绕半导体结构设置的绝缘介质，且在所述半导体结构和绝缘介质的界面处形成有沟道，所述沟道的轴线基本垂直于一选定平面；制作源极、栅极及漏极，并使所述源极与漏极经所述沟道电连接，所述栅极分布于源极和漏极之间。在一些较佳实施方案中，所述的制备方法还包括：在所述衬底主平面上形成阵列分布的复数个半导体结构与绝缘介质，并使该复数个半导体结构与绝缘介质之间形成由复数个所述的沟道组成的沟道阵列。在一些较佳实施方案中，所述源极、漏极及栅极中的至少一者平行于所述选定平面。进一步的，所述源极、漏极与所述半导体结构形成欧姆接触。进一步的，所述半导体结构的材质可以选自III～V族半导体。较之现有技术，本专利技术至少具有如下优点：(1)本专利技术MISFET器件的栅极可对沟道实现全角度包围，因此可以最大限度地提高栅控能力。(2)本专利技术MISFET器件的栅极长度由沉积的栅极金属厚度决定，因此其极限厚度可以达到单原子层厚度，即，可以突破光刻的极限，进而可以极大提高器件工作频率。(3)本专利技术的MISFET器件因III-V器件可以经高温合金化方式形成欧姆接触，所以毋需对源、漏极接触处的半导体进行局部掺杂，简化了工艺；(4)本专利技术的MISFET器件在制作时，无需如现有平面结构器件那样考虑栅极、漏极、源极的引线交迭问题，可以大大简化工艺难度，提高成品率。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术一典型实施例中一种基于垂直沟道的MISFET器件的立体结构示意图。图2是本专利技术一典型实施例中一种基于垂直沟道的MISFET器件的主视图。图3是本专利技术一典型实施例中一种基于垂直沟道的MISFET器件的俯视图。图4是本专利技术一典型实施例中一种基于垂直沟道的MISFET器件的左视图。图5是本专利技术另一典型实施例中一种基于垂直沟道的MISFET器件的主视图。图6是本专利技术另一典型实施例中一种基于垂直沟道的MISFET器件的俯视图。图7是本专利技术另一典型实施例中一种基于垂直沟道的MISFET器件的左视图。具体实施方式本专利技术实施例的一个方面提供的一种基于垂直沟道的MISFET器件(VC-MISFET)可以包括源极、漏极、栅极以及MIS结构，所述MIS结构包括至少一半导体结构和环绕半导体结构设置的绝缘介质，且在所述半导体结构和绝缘介质的界面处形成有沟道，所述沟道的轴线基本垂直于一选定平面，所述源极与漏极经所述沟道电连接，所述栅极分布于源极和漏极之间。前述的“基本垂直于”是指所述沟道的轴线与所述选定平面成90°或接近于90°的角，即所述沟道可以相对于所述选定平面竖直站立或者倾斜站立的方式设置。进一步的，所述MIS结构的轴线基本垂直于所述选定平面。其中，所述MIS结构可以为柱状的，其径向截面可以是圆形、正六边形、三角形或其它封闭多边形中的一种。亦即，所述MIS结构可以呈圆柱状、棱柱状等。进一步的，所述半导体为柱状，其径向截面的形状可以包括多边形或圆形等规则或不规则形状，但不限于此。进一步的，所述半导体结构为纳米柱，其可使所述器件具有更佳性能。在一些较佳实施方案中，所述绝缘介质与半导体结构同轴设置。进一步的，所述源极和漏极沿所述沟道轴向间隔设置，所述栅极设于源极和漏极之间。如此，源、漏、栅是非共平面的，所以在制作时无需考虑栅极、漏极、源极的引线交迭等问题，可以大大简化工艺难度。在一些实施方案中，所述源极和漏极可分别设置所述沟道两端处。并且，所述源极和漏极的位置可以互换。进一步的，所述源极和漏极与半导体结构形成欧姆接触，从而实现源、漏极可通过沟道形成电连接。在一些较佳实施方案中，所述栅极与源极之间的距离小于所述栅极与漏极之间的距离，以获得较大的击穿电压。在一些较佳实施方案中，所述栅极环绕所述沟道设置。进一步的，所述栅极环绕所述MIS结构设置。亦即，所述栅极对所述沟道实现全角度包围，如此可以最大限度提高栅控能力。在一些较佳实施方案中，所述源极、漏极及栅极中的至少一者平行于所述选定平面，如此可使MISFET器件在制作时，无需如现有平面结构器件那样考虑栅极、漏极、源极的引线交迭问题，可以大大简化工艺难度，提高成品率。进一步优选的，所述源极、漏极及栅极均平行于所述选定平面，如此可进一步简化源本文档来自技高网...

【技术保护点】
一种基于垂直沟道的MISFET器件，包括源极、漏极、栅极以及MIS结构，其特征在于：所述MIS结构包括至少一半导体结构和环绕半导体结构设置的绝缘介质，且在所述半导体结构和绝缘介质的界面处形成有沟道，所述沟道的轴线基本垂直于一选定平面，所述源极与漏极经所述沟道电连接，所述栅极分布于源极和漏极之间。

【技术特征摘要】
1.一种基于垂直沟道的MISFET器件，包括源极、漏极、栅极以及MIS结构，其特征在于：所述MIS结构包括至少一半导体结构和环绕半导体结构设置的绝缘介质，且在所述半导体结构和绝缘介质的界面处形成有沟道，所述沟道的轴线基本垂直于一选定平面，所述源极与漏极经所述沟道电连接，所述栅极分布于源极和漏极之间。2.根据权利要求1所述的基于垂直沟道的MISFET器件，其特征在于：所述MISFET器件包括阵列分布的复数个半导体结构，且该复数个半导体结构与绝缘介质之间形成有由复数个所述的沟道组成的沟道阵列。3.根据权利要求1或2所述的基于垂直沟道的MISFET器件，其特征在于：所述MIS结构的轴线基本垂直于所述选定平面；优选的，所述半导体结构与绝缘介质同轴设置；优选的，所述MIS结构为柱状；优选的，所述MIS结构的径向截面形状包括多边形或圆形；优选的，所述半导体结构为柱状；优选的，所述半导体结构的径向截面形状包括多边形或圆形；优选的，所述半导体结构为纳米柱。4.根据权利要求1所述的基于垂直沟道的MISFET器件，其特征在于：所述源极、漏极与所述半导体结构形成欧姆接触；优选的，所述源极和漏极沿所述沟道轴向间隔设置；优选的，所述栅极与源极之间的距离小于所述栅极与漏极之间的距离；优选的，所述源极和漏极分别设置所述沟道两端处；优选的，所述栅极环绕所述MIS结构设置；优选的，所述源极、漏极及栅极中的至少一者平行于所述选定平面；优选的，所述源极、漏极及栅极均平行于所述选定平面。5.根据权利要求1所述的基于垂直沟道的MISFET器件，其特征在于：所述源极包括源极接触环，所述源极接触环环绕所述沟道设置；优选的，所述源极接触环经连接线与源极引线盘电连接；优选的，所述漏极包括漏极接触环，所述漏极接触环环绕所述沟道设置；优选的，所述漏极接触环经连接线与漏极引线盘电连接；优选的，所述栅极包括栅极接触环，所述栅极接触环环绕所述沟道设置；优选的，所述栅极接触环经连接线与栅极引线盘电连接；优选的，所述源极接触环、漏极接触环和栅极接触环中的至少一者与所述MIS结构同轴设置；优选的，所述源极接触环、漏极接触环和栅极接触环中的至少一者平行于所述选定平面。6.根据权利要求1所述的基于垂直沟道的MISFET器件，其特征在于：所述源极和漏极中的至少一者与栅极之间还保留或未保留隔离绝缘介质层；优选的，所述源极和漏极中的任一者与栅极之间均...

【专利技术属性】
技术研发人员：董志华，张佩佩，张辉，蔡勇，刘国华，柯华杰，周涛，程知群，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：浙江,33