氮化铟沟道层氮化镓基高电子迁移率晶体管结构制造技术

本发明专利技术公开了一种氮化铟沟道层氮化镓基高电子迁移率晶体管结构结构，包括：一衬底；一成核层，该成核层制作在所述衬底上，该成核层的厚度为0.01-0.60 µm；一缓冲层，该缓冲层制作在所述成核层上面；一氮化铟沟道层，该氮化铟沟道层制作在所述缓冲层上面，厚度为0.6-5 nm；一氮化铝插入层，该氮化铝插入层制作在所述氮化铟沟道层上面，厚度为0.7-5 nm；一势垒层，该势垒层制作在所述氮化铝插入层上面；一氮化镓帽层，该氮化镓帽层制作在所述势垒层上面，厚度为1-5 nm。通过引入氮化铟沟道层，形成限制沟道电子的背势垒，提高对二维电子气限制能力，提高栅调控能力，降低缓冲层漏电，抑制器件的短沟道效应。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种氮化铟沟道层氮化镓基高电子迁移率晶体管结构结构，包括：一衬底；一成核层，该成核层制作在所述衬底上，该成核层的厚度为0.01-0.60 μm；一缓冲层，该缓冲层制作在所述成核层上面；一氮化铟沟道层，该氮化铟沟道层制作在所述缓冲层上面，厚度为0.6-5 nm；一氮化铝插入层，该氮化铝插入层制作在所述氮化铟沟道层上面，厚度为0.7-5 nm；一势垒层，该势垒层制作在所述氮化铝插入层上面；一氮化镓帽层，该氮化镓帽层制作在所述势垒层上面，厚度为1-5 nm。通过引入氮化铟沟道层，形成限制沟道电子的背势垒，提高对二维电子气限制能力，提高栅调控能力，降低缓冲层漏电，抑制器件的短沟道效应。【专利说明】氮化铟沟道层氮化镓基高电子迁移率晶体管结构
本专利技术涉及半导体
，特别是涉及一种氮化铟沟道层氮化镓基异质结高电子迁移率晶体管结构，该晶体管使用氮化铟作为沟道层，并采用铝镓氮作为高阻层，可以显著提高对二维电子气的限制能力，遏制缓冲层的漏电，提高器件工作的可靠性。
技术介绍
氮化镓作为第三代半导体材料的典型代表，具有禁带宽度大、电子饱和漂移速度闻、击穿电压闻和化学性质稳定及抗福射性强闻等特点，特别适合制备具备闻温、闻频、大功率和抗辐照特性的晶体管，在雷达、卫星通信、航空航天、石油勘探、汽车电子、自动化控制等领域具有广阔的应用前景。在三族氮化物中，氮化铟电子迁移率最高，有效质量最小，电子漂移速度最大。因此，很适合应用于制作HEMT(High Electron Mobility Transistor,高电子迁移率晶体管)中的沟道层。 氮化镓基异质结场效应晶体管的工作原理:由于组成异质结的两种材料禁带宽度不同，在异质结界面处形成了势阱和势垒，由于极化效应或调制掺杂产生的自由电子，积累在非掺杂的氮化镓层靠近界面的三角形势阱中，形成二维电子气，由于使势阱中的这些电子与势垒中的电离杂质空间分离，大大降低了库仑散射，从而显著提高了材料的迁移率。研制成器件后，通过栅电极可控制异质结界面处的二维电子气浓度，在一定的直流偏压下，可对高频微波信号进行放大。 短沟道效应会降低器件性能，是限制高频器件应用的一个重要原因。当器件工作频率上升到毫米波波段时，器件的栅长必须缩短到微纳尺度，同时势垒层厚度也需要同比例地缩短，否则短沟道效应将会凸显出来。短沟道效应表现在:亚阈值电流增加，输出电导增大，阈值电压漂移增大，沟道夹断特性变差。提高沟道电子的限制能力可以遏制短沟道效应。对于常规的AlGaN/GaN HEMT结构，GaN沟道里的电子仅受到势垒层一侧的限制，缓冲层中势垒是由二维电子自身提供的。当沟道电子在大电压下逐渐耗尽时，缓冲层那侧的势垒逐渐消失，热电子很容易渗透进入到缓冲层，造成器件的缓冲层漏电，器件夹断特性变差。 目前，主要是通过铝镓氮缓冲层或铟镓氮缓冲层或对氮化镓缓冲层进行P型掺杂技术抬高背势垒，增加缓冲层对二维电子气的限制作用。但是铝镓氮缓冲层或铟镓氮缓冲层中三元合金的散射作用会降低器件散热性能。掺杂会降低材料晶格的完整性，从而导致缓冲层的晶体质量下降。同时，对氮化镓缓冲层的P型掺杂技术很难实现。
技术实现思路
针对现有技术存在的问题，本专利技术的目的在于提供一种氮化铟沟道层氮化镓基高电子迁移率晶体管结构。 为实现上述目的，本专利技术提供一种氮化铟沟道层氮化镓基高电子迁移率晶体管结构，该晶体管结构包括:一衬底； 一成核层，该成核层制作在所述衬底上，该成核层的厚度为0.01-0.60 Mffl ；一缓冲层，该缓冲层制作在所述成核层上面；一氮化铟沟道层，该氮化铟沟道层制作在所述缓冲层上面，厚度为0.6-5 nm ；一氮化铝插入层，该氮化铝插入层制作在所述氮化铟沟道层上面，厚度为0.7-5 nm ；一势垒层，该势垒层制作在所述氮化铝插入层上面；一氮化镓帽层，该氮化镓帽层制作在所述势垒层上面，厚度为1-5 nm。 进一步，所述势垒层的材料为InxAVxN或AlyGa^yN,其中O彡x彡0.3， 0.1 ^ y ^ I，势垒层总厚度为2-30 nm。 进一步，所述缓冲层的材料为AlyGai_yN，其中O ( y〈0.10，厚度为0.2-2.5 Mm。 进一步，所述衬底为蓝宝石、硅或碳化硅、氮化镓或氮化铝。 本专利技术的氮化铟沟道层氮化镓基异质结高电子迁移率晶体管结构的优点是: 1.通过引入氮化铟沟道层，形成限制沟道电子的背势垒，提高对二维电子气限制能力，提高栅调控能力，降低缓冲层漏电，抑制器件的短沟道效应。 2.能够在不使用三元合金缓冲层以及P型掺杂缓冲层的条件下，提高二维电子气限制能力。避免三元合金缓冲层退化器件散热性能，减小高二维电子气限制特性晶体管的制作难度。 3.利用氮化铟在三族氮化物中，电子迁移率最高，有效质量最小，电子漂移速度最大的特性，改善晶体管的输出特性。 4.通过氮化铟沟道层与氮化铝插入层之间大的势垒高度，有效遏制沟道电子向势鱼层和表面的泄露。 5.该制作方法能够在具体工艺上实现这种新型的高电子迁移率晶体管结构。 【专利附图】【附图说明】 图1为本专利技术氮化铟沟道层氮化镓基高电子迁移率晶体管结构的示意图；图2为本专利技术实施例的能带结构和电子密度分布图；图3为传统铟铝氮/氮化镓HEMT的能带结构和电子密度分布图。 【具体实施方式】 下面，参考附图，对本专利技术进行更全面的说明，附图中示出了本专利技术的示例性实施例。然而，本专利技术可以体现为多种不同形式，并不应理解为局限于这里叙述的示例性实施例。而是，提供这些实施例，从而使本专利技术全面和完整，并将本专利技术的范围完全地传达给本领域的普通技术人员。 为了易于说明，在这里可以使用诸如“上”、“下” “左” “右”等空间相对术语，用于说明图中示出的一个元件或特征相对于另一个元件或特征的关系。应该理解的是，除了图中示出的方位之外，空间术语意在于包括装置在使用或操作中的不同方位。例如，如果图中的装置被倒置，被叙述为位于其他元件或特征“下”的元件将定位在其他元件或特征“上”。因此，示例性术语“下”可以包含上和下方位两者。装置可以以其他方式定位(旋转90度或位于其他方位)，这里所用的空间相对说明可相应地解释。 如图1所示，本专利技术提供一种氮化铟沟道层氮化镓基高电子迁移率晶体管结构，该晶体管结构具体包括:一衬底10，该衬底是蓝宝石或硅或碳化硅或氮化镓或氮化铝，但不限于这些衬底；一成核层20，该成核层20是氮化镓或氮化铝，制作在衬底10的上面，厚度为0.01-0.60μιτι ；一缓冲层30，该缓冲层30制作在氮化镓或氮化铝成核层20上面，所述一缓冲层30的材料为 AlyGal-yN，其中 O 彡 y<0.10，厚度为 0.2-2.5 Mm ；一氮化铟沟道层40，该氮化铟沟道层40制作在缓冲层30上面，厚度为0.6-5 nm ；一氮化铝插入层50，该氮化铝插入层50制作在氮化铟沟道层40上面，厚度为0.7-5 nm ；一势垒层60，该势垒层60制作在氮化铟沟道层50上面，势垒层60的材料为InxAlhN或AlyGai_yN，其中O彡X彡0.3，0.1彡y彡I，势垒层总厚度为2-30 nm。 一氮化镓帽层70，该氮本文档来自技高网...

【技术保护点】
氮化铟沟道层氮化镓基高电子迁移率晶体管结构，其特征在于，该晶体管结构包括：一衬底；一成核层，该成核层制作在所述衬底上，该成核层的厚度为0.01‑0.60 µm；一缓冲层，该缓冲层制作在所述成核层上面；一氮化铟沟道层，该氮化铟沟道层制作在所述缓冲层上面，厚度为0.6‑5 nm；一氮化铝插入层，该氮化铝插入层制作在所述氮化铟沟道层上面，厚度为0.7‑5 nm；一势垒层，该势垒层制作在所述氮化铝插入层上面；一氮化镓帽层，该氮化镓帽层制作在所述势垒层上面，厚度为1‑5 nm。

【技术特征摘要】

【专利技术属性】
技术研发人员：王晓亮，李巍，李百泉，肖红领，殷海波，冯春，姜丽娟，邱爱芹，王翠梅，介芳，
申请(专利权)人：北京华进创威电子有限公司，中国科学院半导体研究所，
类型：发明
国别省市：北京;11