一种高电子迁移率晶体管及其制备方法技术

本发明专利技术属于微电子技术领域，特别是涉及一种高电子迁移率晶体管及其制备方法。具体包括了n型GaAs衬底(1)、厚度为150nm的GaAs外延层(2)、厚度为600nm的AlGaSb缓冲层(3)、厚度为70nm的下层AlSb势垒层(4)、厚度为12nm的InAs沟道层(5)、厚度为5nm的上层AlSb势垒层(6)、厚度为6nm的InAlAs空穴阻挡层(7)、厚度为4nm的InAs帽层(8)、HfO

High electron mobility transistor and method for making same

The invention belongs to the field of micro electronic technology, in particular to a high electron mobility transistor and a preparation method thereof. Including the N type GaAs substrate (1), the thickness of GaAs epitaxial layer of 150nm (2), the thickness of AlGaSb buffer layer of 600nm (3), the thickness of the lower AlSb barrier layer of 70nm (4), the thickness of InAs channel layer of 12NM (5), the thickness of the upper AlSb barrier layer 5nm the thickness of InAlAs (6), 6nm hole blocking layer (7), the thickness of InAs cap layer of 4nm (8), HfO

【技术实现步骤摘要】
一种高电子迁移率晶体管及其制备方法
本专利技术属于微电子
，特别是涉及一种高电子迁移率晶体管及其制备方法。
技术介绍
高电子迁移率晶体管(HEMT)，又称为异质结场效应晶体管(HFET)或调制掺杂场效应晶体管(MODFET)一般利用两种不同禁带宽度的材料所形成的结，例如异质结替代掺杂区作为沟道。高电子迁移率晶体管得益于异质结构，利用异质结产生的高迁移率电子，该异质结由比如高掺杂宽禁带n型施主层或非故意掺杂的AlGaN宽禁带层和具有很少或没有故意掺杂物的非掺杂的窄禁带层(例如，GaN层)形成。由于异质结是由在异质结的非掺杂侧的导带中形成电子势阱的禁带宽不同的材料形成的，所以n型施主层中离化产生的电子容易转移到异质结处的禁带宽度稍窄的非掺杂沟道中，从而产生薄的耗尽的n型施主层和禁带稍窄的导电沟道。在AlGaN/GaN体系中，由于极强的自发极化和压电极化效应，不掺杂也可以形成高浓度的电子沟道。例如，内部极化诱导产生的电场可以把AlGaN表面施主能级中电子转移到GaN层中。在这种情况下，由于沟道中没有施主杂质导致的散射，电子可以高速移动，获得很高的电子迁移率。最终结果是异质结构中产生了一高浓度高迁移率的电子薄层，从而导致很低的沟道电阻率。这就是通称的二维电子气(2DEG)。在场效应晶体管(FET)中，通过在栅电极上施加偏压来改变这一层的电导，从而完成晶体管的工作。GaNHEMT体系中AlGaN/GaNHEMT是最常见的异质结高迁移率晶体管。通常，利用MOCVD或者MBE在衬底材料(比如蓝宝石、硅(111)、碳化硅)上外延生长GaN以及AlGaN及其相关结构来提供AlGaN/GaNHEMT制备所需的材料。由于内在的高密度二维电子气具有高的电子浓度和电子迁移率以及极高的临界击穿电场，AlGaN/GaNHEMT具有极高的输出功率密度，从而成为目前国际上的研究热点。因此，宽禁带AlGaN/GaNHEMT正成为下一代射频(RF)和微波功率放大器的理想替代者。HEMT的一个重要工作和设计参数就是击穿电压(BVoff)，它往往决定了A类工作模式下器件的最大输出功率。然而，目前报道的器件的击穿电压还远远小于GaN基材料的理论极限。比如，最近发现由于GaN缓冲层中存在n型背景掺杂(主要是内在的氮空位以及氧杂质)，从源极注入到漏极的电流导致的击穿是限制实用器件击穿电压的一个重要因素。由于GaN缓冲层中的势垒较低，导致GaN缓冲层中的漏致势垒降低(DIBL)效应随着离2DEG沟道深度的增加而加重。因此，在高的漏极偏压下，电子就可能通过GaN缓冲层从源极注入到高场区，在沟道中引起碰撞电离，从而在器件的栅击穿之前导致三端击穿。虽然人们曾尝试过减少GaN缓冲层中的n型背景掺杂，但是这种努力通常被证实为很困难和没有商业价值的。另外，比如在GaN层中掺入碳或者Fe形成深的受主能级，然而这些受主能级容易导致器件的电流坍塌以及电流电压(I-V)输出特性的滞后，故意引入的杂质还可能导致生长系统的永久污染。另外，这些受主杂质还可能导致器件的不稳定，特别是漏极工作电压较高时。因此，期望在器件工艺级别来提高实用器件的击穿特性。中国专利技术专利申请号为2013100306402，公开了一种用于高电子迁移率晶体管器件的InAs外延材料及其制备方法，主要解决GaAs衬底上生长晶格失配InAs/AlSb外延材料问题，其中公开了在AlGaSb的缓冲层上生长厚度为50-70nm的下层AlSb势垒层，在距离表面5-10nm处进行Te掺杂，其浓度为0-5×1018cm-3；及在AlSb势垒层上生长厚度为10-15nm的InAs沟道层，在InAs沟道层中进行Te掺杂，其浓度为5×1018cm-3但其中掺杂的Te，而Te源蒸发要求MBE腔内达到很高的蒸气压，因此很难被广泛应用并且其欧姆接触电阻也较大。中国专利技术专利申请号为CN201110001515.X,公开了一种一种高电子迁移率晶体管，主要解决现有技术的电流崩塌严重和源漏极欧姆接触电阻大的问题。该器件自下而上包括：衬底(1)、成核层(2)、主沟道层(3)、势垒层(4)、介质层(13)；势垒层(4)顶端两侧分别为源极(10)和漏极(12)，中间为栅极(11)，势垒层(4)上依次增加有辅沟道层(5)、缓变势垒层(6)、高势垒层(7)、隔离沟道层(8)和隔离势垒层(9)；栅极(11)位于势垒层与隔离势垒层之间的凹槽(14)中，栅极的两侧及底部设有介质层(13)。隔离势垒层与隔离沟道层界面上，缓变势垒层与辅沟道层界面上，势垒层和主沟道层界面上分别形成有二维电子气2DEG。该专利技术可避免高场应力下的电流崩塌，降低源漏极欧姆接触电阻，该用作高温高频高可靠大功率器件。其中公开了介质层的设置，但其介质层用的是SiN，但SiN在高温真空条件下变的极不稳定，并且其漏电量也较大。传统的高电子迁移率晶体管二维电子气浓度不足，掺杂Te工艺难度大，需要蒸发腔内达到很高的气压因此难以广泛应用，其肖特基栅InAs/AlSbHEMTs呈现出显著的栅极漏电，这将导致器件的功耗会大大增加。
技术实现思路
本专利技术要解决的技术问题是，提供一种可靠性更高的一种高电子迁移率晶体管，克服了将Si掺杂于GaSb和AlSb中时则会出现p型特性的技术问题，另外本专利技术解决了现有技术中因没有介质层的设置，或介质层的缺陷而造成高电子迁移率晶体管漏电及不稳定的的问题。本专利技术的技术方案是，公开了一种高电子迁移率晶体管，该晶体管包括n型GaAs衬底、厚度为150nm的GaAs外延层、厚度为600nm的AlGaSb缓冲层、厚度为70nm的下层AlSb势垒层、厚度为12nm的InAs沟道层、厚度为5nm的上层AlSb势垒层、厚度为6nm的InAlAs空穴阻挡层、厚度为4nm的InAs帽层、HfO2栅介质层以及金属层，所述高电子迁移率晶体管的结构自下而上排列依次是n型GaAs衬底厚度为150nm的GaAs外延层、厚度为600nm的AlGaSb缓冲层、厚度为70nm的下层AlSb势垒层、厚度为12nm的InAs沟道层、厚度为5nm的上层AlSb势垒层、厚度为6nm的InAlAs空穴阻挡层、厚度为4nm的InAs帽层、HfO2栅介质层、金属层，所述金属层为Ti、Pt、Au三层结构，从下至上依次是厚度为20nm的Ti、厚度为20nm的Pt、厚度为200nmAu。在所述下层AlSb势垒层中掺杂有Si，其浓度为0.5-2×1018cm-3。在所述InAs沟道层中掺杂有Si，其浓度为1-5×1017cm-3。在所述InAs帽层中掺杂有Si，其掺杂浓度为0.5-2×1019cm-3。本专利技术还提供了上述高电子迁移率晶体管的制备方法，具体包括以下步骤：第一步：对n型GaAs半绝缘衬底样片进行清洗；具体包括(a)将掺杂浓度为lx1018cm-3的高掺杂n型4H-SiC衬底样片在NH4OH+H2O2试剂浸泡样品10min，取出后烘干，以去除样品表面有机残余物；(b)将去除表面有机残余物后的样片再使用HCl+H2O2试剂浸泡样品10min，取出后烘干，以去除离子污染物；(c)使用浓度为5％的HF溶液浸泡样品3-5min，去除表面氧化层，再放入去离子水中超声清洗5min。第二步：将清洗后的样片放入MBE生长室中本文档来自技高网...

【技术保护点】
一种高电子迁移率晶体管，其特征在于：该晶体管包括n型GaAs衬底(1)、厚度为150nm的GaAs外延层(2)、厚度为600nm的AlGaSb缓冲层(3)、厚度为70nm的下层AlSb势垒层(4)、厚度为12nm的InAs沟道层(5)、厚度为5nm的上层AlSb势垒层(6)、厚度为6nm的InAlAs空穴阻挡层(7)、厚度为4nm的InAs帽层(8)、HfO2栅介质层(9)以及金属层(10)，所述高电子迁移率晶体管的结构自下至上排列依次是n型GaAs衬底(1)、厚度为150nm的GaAs外延层(2)、厚度为600nm的AlGaSb缓冲层(3)、厚度为70nm的下层AlSb势垒层(4)、厚度为12nm的InAs沟道层(5)、厚度为5nm的上层AlSb势垒层(6)、厚度为6nm的InAlAs空穴阻挡层(7)、厚度为4nm的InAs帽层(8)、HfO

【技术特征摘要】
1.一种高电子迁移率晶体管，其特征在于：该晶体管包括n型GaAs衬底(1)、厚度为150nm的GaAs外延层(2)、厚度为600nm的AlGaSb缓冲层(3)、厚度为70nm的下层AlSb势垒层(4)、厚度为12nm的InAs沟道层(5)、厚度为5nm的上层AlSb势垒层(6)、厚度为6nm的InAlAs空穴阻挡层(7)、厚度为4nm的InAs帽层(8)、HfO2栅介质层(9)以及金属层(10)，所述高电子迁移率晶体管的结构自下至上排列依次是n型GaAs衬底(1)、厚度为150nm的GaAs外延层(2)、厚度为600nm的AlGaSb缓冲层(3)、厚度为70nm的下层AlSb势垒层(4)、厚度为12nm的InAs沟道层(5)、厚度为5nm的上层AlSb势垒层(6)、厚度为6nm的InAlAs空穴阻挡层(7)、厚度为4nm的InAs帽层(8)、HfO2栅介质层(9)、金属层(10)。2.根据权利要求1所述的高电子迁移率晶体管，其特征在于：所述金属层(10)为Ti、Pt、Au三层结构，从下至上依次是厚度为20nm的Ti、厚度为20nm的Pt、厚度为200nmAu。3.根据权利要求2所述的高电子迁移率晶体管，其特征在于：金属层(10)与InAs帽层(9)的接触为欧姆接触。4.根据权利要求1所述的高电子迁移率晶体管，其特征在于：AlGaSb缓冲层(3)中Al、Ga、Sb的组分比为Al：Ga：Sb＝7：3：10。5.根据权利要求1所述的高电子迁移率晶体管，其特征在于：在下层AlSb势垒层中还掺杂有Si，其浓度为0.5-2×1018cm-3。6.根据权利要求5所述的高电子迁移率晶体管，其特征在于：在InAs沟道层(5)中还掺杂有Si其浓度为1-5×1017cm-3。7.根据权利要求6所述的高电子迁移率晶体管，其特征在于：在InAs帽层中还掺杂有Si，掺杂浓度为0.5-2×1019cm-3。8.一种制备权利要求1至7中任一项所述高电子迁移率晶体管的方法，其特征在于：包括以下步骤，第一步：对n型GaAs半绝缘衬底样片进行清洗；第二步：将清洗后的样片放入MBE生长室中，在As气氛中升温至680℃进行脱氧处理，并继续升温至720℃保持5min，除去生长室中的氧化物，停止升温；第三步：当温度降为680℃，开启Ga、As源，在去除氧化层的衬底上生长150nm厚的GaAS外延层；第四步：当温度降至640℃时，在GaAs外延层上生长厚度为600nm的AlGaSb缓冲层，其中Al：Ga：Sb的组分比为7：3：10；第五步：当温度降至560℃时，在AlGaSb的缓冲层上生长厚度为70nm的下层AlSb势垒，在距离表面5-10nm处进行Si掺杂，其浓度为0.5-2×1018cm-3；第六步：当温度降至560℃时...

【专利技术属性】
技术研发人员：关赫，杜永乾，张双喜，
申请(专利权)人：西北工业大学，
类型：发明
国别省市：陕西,61