具有存储功能的单电子晶体管及其制造方法技术

一种具有存储功能的单电子晶体管，包括：　　　　顺序叠置的第一衬底和绝缘膜；　　　　叠置在该绝缘膜上并包括源极区、沟道区和漏极区的第二衬底；　　　　形成在第二衬底上的隧穿膜；　　　　以一间隔形成在该隧穿膜上的至少两个俘获层，在该间隔中可在沟道区中形成至少一个量子点；以及　　　　接触该些俘获层和该至少两个俘获层之间的该隧穿膜的栅极电极。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种晶体管及其制造方法，尤其涉及一种具有存储功能的单电子晶体管及该单电子晶体管的制造方法。
技术介绍
在由0.1nm或更小尺寸的量子点结或单电子结所构成的存储器件中，各个电子的移动可以通过调节由外部源施加的电压来控制。这被称为单电子效应。采用单电子效应的晶体管被称作单电子晶体管(SET)。SET由形成在源极与漏极之间的纳米尺寸的量子点、以及与该量子点电容性耦接的栅极电极构成。参见图1，在传统单电子晶体管中，栅极电极16形成在绝缘层10的预定区域上。分别自栅极电极16两侧除去部分预定厚度的绝缘层10，并在通过去除部分绝缘层10所形成的所得空置空间上形成第一和第二导电膜20和22。源极区12存在于绝缘层10的位于第一导电膜20下方的一部分内，漏极区14存在于绝缘层10的位于第二导电膜22下方的一部分内。源极和漏极区12和14延伸而抵达栅极电极16下方的区域。其中俘获电子(e)的量子点18存在于绝缘层10的位于栅极电极16下方的部分内，即存在于源极与漏极区域12与14之间。图1的单电子晶体管对于在准确位置处均匀形成量子点18的方面具有实际困难，于是导致了很低的重复性。为了解决这些问题，已经开发了各种类型的单电子晶体管。图2的截面图示出了一种类型的单电子晶体管。参见图2，氧化物膜32存在于衬底30上，硅层34存在于氧化物膜32上。硅层34包括源极区34a、沟道区34b和漏极区34c。量子点34e形成在沟道区34b内。相对于量子点34e彼此对称的氮化物膜36a和36b位于硅层34上方，以与之隔开。量子点34e通过向氮化物膜36a和36b充入电子而形成。多晶硅耗尽型栅极(polysilicon depletion gate)38a和38b以间隔壁(spacer)的形式分别存在于氮化物膜36a和36b的相向端。耗尽型栅极38a和38b以相应于量子点34e的距离彼此间隔。多晶硅控制栅极40位于氮化物膜36a和36b的上方，以彼此隔开。控制栅极40位于耗尽型栅极38a与38b之间的部分向下凸出，即朝向量子点34e凸出。硅层34与控制栅极40之间的且不包括氮化物膜36a和36b的空间用层间绝缘膜填充。如上所述，由于图2的传统单电子晶体管的量子点34e通过向氮化物膜36a和36b充入电子来形成，所以传统单电子晶体管一定程度上具有重复性，并具有单电子充电效应(charging effect)。然而，由于图2的传统单电子晶体管包括两个或多个诸如耗尽型栅极38a和38b、以及控制栅极40的栅极，所以其耗电大，且传统单电子晶体管的操作电路及其制造方法复杂。
技术实现思路
本专利技术提供一种具有存储功能的单电子晶体管，其简化了其制造工艺和其运行电路，并消耗较小功率。本专利技术还提供一种制造该单电子晶体管的方法。根据本专利技术的一个方面，提供一种具有存储功能的单电子晶体管。在该单电子晶体管中，顺序层叠第一衬底和绝缘膜。第二衬底叠在绝缘膜上，并包括源极区、沟道区和漏极区。隧穿膜形成在第二衬底上。至少两个俘获层以一间隔形成在隧穿膜上，在该间隔中可在沟道区中形成至少一个量子点。栅极电极接触俘获层和该至少两个俘获层之间的隧穿膜。根据本专利技术的一个方面，提供另一种具有存储功能的单电子晶体管。在该单电子晶体管中，顺序层叠第一衬底和第一绝缘膜。第二衬底叠在第一绝缘膜上，并包括源极区、沟道区和漏极区。第二绝缘膜形成在第二衬底上。在该第二绝缘膜中以一间隔包括有至少两个俘获层，在该间隔中可在沟道区中形成至少一个量子点。隧穿经过沟道区的电子被俘获在俘获层中。栅极电极形成在第二绝缘膜上。俘获层是具有俘获位的材料层，例如氮化硅层，或者每个俘获层完全被第二绝缘膜覆盖、并且是自包括导电硅层和导电锗层的导电材料层构成的组中选出的层。根据本专利技术的另一个方面，提供一种制造单电子晶体管的方法。在此方法中，首先在第一半导体层上顺序叠置绝缘膜和第二半导体层。接着，在第二半导体层上形成隧穿膜。其后，以一间隔在隧穿膜上形成至少两个俘获层，在该间隔中可以在第二半导体层的预定区域中形成至少一个量子点。然后，形成栅极电极，从而接触俘获层之间的隧穿膜。最后，每个均掺杂有导电杂质的源极区和漏极区在第二半导体层中形成，使其比俘获层之间的间隔宽。在形成栅极电极的步骤中，栅极电极形成在俘获层的整个表面上，或形成在每个俘获层的一部分上。在形成栅极电极的步骤中，还生长隧穿膜来覆盖俘获层，并且将栅极电极形成在生长在俘获层的隧穿膜的整个表面上。可选地，在形成栅极电极的步骤中，还生长隧穿膜来覆盖俘获层，并且栅极电极形成在生长在俘获层上的隧穿膜的一部分上。在形成源极和漏极区的步骤中，还在源极与漏极区之间的栅极电极上形成掩模图形，并且将导电杂质离子注入到其中已经形成掩模图形的所得结构中。利用栅极电极作为掩模，通过将导电杂质离子注入到其中已经形成栅极电极的所得结构中，形成源极和漏极区。俘获层是具有俘获位的材料层，例如氮化硅层，或者每个俘获层完全被第二绝缘膜覆盖、并且是自包括导电硅层和导电锗层的导电材料层构成的组中选出的层。如上所述，因为单电子晶体管简单，且包括单栅极电极，所以其制造工艺和其运行电路可简化，且可降低能耗。附图说明通过参照附图详细描述本专利技术的示例性实施例，本专利技术的以上和其它特征和优点将变得更清楚，其中图1和2是两种传统单电子晶体管的截面图；图3至12分别是根据本专利技术第一至第十实施例的、具有存储功能的单电子晶体管的截面图；图13A和13B是截面图，用于显示在根据本专利技术一实施例的具有存储功能的单电子晶体管的俘获层充入电子前后，在沟道区中存在的能垒；图14是一曲线图，示出了振荡周期电压和电容相对于根据本专利技术一实施例的具有存储功能的单电子晶体管的量子点尺寸的变化；图15是一曲线图，示出了漏极电流相对于施加至根据本专利技术一实施例的具有存储功能的单电子晶体管的控制栅极电压的变化；以及图16至20是用于说明根据本专利技术一实施例的具有存储功能的单电子晶体管的制造方法的截面图。具体实施例方式根据本专利技术的具有存储功能的单电子晶体管和该单电子晶体管的制造方法将在以下参照附图得以更充分地描述，图中示出了本专利技术的优选实施例。附图中示出的层和区域的厚度为了说明的清楚而被夸大了。根据本专利技术各实施例的单电子晶体管现在将参照图3至12进行描述，该单电子晶体管的制造方法将在之后参照图16至20进行描述。如图3所示，在根据本专利技术第一实施例的单电子晶体管中，在第一衬底50上将第一绝缘膜52形成至一预定厚度。第一绝缘膜52是一衬垫绝缘膜。单电子晶体管形成在第一绝缘膜52上。更具体地，导电的第二衬底54形成在例如诸如氧化硅膜的掩埋氧化物膜的第一绝缘膜52上。第一绝缘膜52和第二衬底54形成SOI衬底。第二衬底54(例如硅衬底)掺杂有预定浓度的第一导电类型杂质，以具有电导。第二衬底54包括源极区54S、沟道区54C和漏极区54D。沟道区54C位于源极区与漏极区54S与54D之间。其中可俘获，即可储存电子的量子点56位于沟道区54C的预定部分内。沟道区54C中存在量子点56意味着在量子点56周围存在能垒(energybarrier)。在形成量子点56的同时，在量子点56内形成电子可处于其上的量子化能级。能级随着存在于量子点56周围的能垒的高本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有存储功能的单电子晶体管，包括顺序叠置的第一衬底和绝缘膜；叠置在该绝缘膜上并包括源极区、沟道区和漏极区的第二衬底；形成在第二衬底上的隧穿膜；以一间隔形成在该隧穿膜上的至少两个俘获层，在该间隔中可在沟道区中形成至少一个量子点；以及接触该些俘获层和该至少两个俘获层之间的该隧穿膜的栅极电极。2.如权利要求1所述的单电子晶体管，其中，该栅极电极在该俘获层上延伸。3.如权利要求1所述的单电子晶体管，其中，该俘获层为氮化物层或铁电层。4.一种具有存储功能的单电子晶体管，包括顺序叠置的第一衬底和第一绝缘膜；叠置在第一绝缘膜上并包括源极区、沟道区和漏极区的第二衬底；形成在第二衬底上的第二绝缘膜；以一间隔包括在该第二绝缘膜中的至少两个俘获层，在该间隔中可在沟道区中形成至少一个量子点，其中经过沟道区隧穿的电子被俘获在俘获层中；以及形成在第二绝缘膜上的栅极电极。5.如权利要求4所述的单电子晶体管，其中，该俘获层为氮化物层或铁电层。6.如权利要求4所述的单电子晶体管，其中，该俘获层完全以第二绝缘膜覆盖。7.如权利要求6所述的单电子晶体管，其中，该俘获层是从由包括导电硅层和导电锗层的导电材料层构成的组中选出的层。8.如权利要求4所述的单电子晶体管，其中，第一和第二绝缘膜都是相同的氧化物膜。9.一种制造单电子晶体管的方法，该方法包括在第一半导体层上顺序叠置绝缘膜和第二半导体层；在第二半导体层上形成隧穿膜；以一间隔在隧穿膜上形成至少两个俘获层，在该间隔中可以在第二半导体层的预定区域中形成至少一个量子点；形成栅极电极，使其接触俘获层之间的隧穿膜；以及在第二半导体层中形成每个均掺有导电杂质的源极区和漏极区，使其比俘获层之间的间隔宽。10.如权利要求9所述的方法，其中，在形成栅极电极的过程中，栅极电极形成在俘获层的整个表面上。11.如权利要求9所述的方法，其中，在形成栅极电极的过程中，栅极电极形成在每个俘获层的一部分上。12.如权...

【专利技术属性】
技术研发人员：蔡洙杜，金桢雨，金柱亨，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：