半导体存储器元件及其制造方法技术

本发明专利技术关于一种半导体内存组件及其制造方法。尤其，该半导体内存组件至少包含两个电容器，以增加绝缘层的厚度和增加各电容器的尺寸，其中绝缘层的厚度和电容器的尺寸是寄生电容和漏电流增加的因素。此外，这两个电容器呈对角排列，因此各电容器所形成的宽度会变宽。再者，根据本发明专利技术的优选实施例，在形成双电容器的情形下，由于它们反转的配置关系，所以不需要额外的图形形成接触孔洞。

【技术实现步骤摘要】

本专利技术关于一种半导体内存组件；尤其是半导体内存组件的电容器及其制造方法。
技术介绍
当已将半导体组件的单胞尺寸微小化时，人们就试图开发一种能确保所需的电容的技术。其中之一是形成一种三维的电容器。具体的说，凹型结构是一种最常见的三维电容器结构。此外，由于电容器形成的设计规则的减少，当电容器的宽度减少时，为了确保电容器在预定宽度下有最大的电容值，电容器的高度反而要增加。但是，电容器高度的增加可能会带来许多问题。图1A到图1D为用以制造半导体组件的电容器的传统方法。尤其，在图1A到图1D中的各(A)部分是根据传统方法所制造的电容器的俯视图，而在图1A到图1D中之各(B)部分，系各(A)部分所图标在A-A′方向之电容器的横截面图。参考图1A，在提供各种不同的组件，如晶体管，的基板1上，沉积第一层间绝缘层10，然后蚀刻以形成许多插栓11。在此，各插栓11接触到杂质接面层，如源极/漏极，或接触垫，尤其，藉由电性连接到电容器的下电极，其可以当接触插栓。插栓11一般由多晶硅制成。其次，在上述包含插栓11的结构的整个表面上，形成第二层间绝缘层12。该第二层间绝缘层12由氧化硅材料制成，如四乙基原硅酸酯(TEOS)或高密度电浆(HDP)氧化物。在图1A的(A)部分中，从俯视图，各自为圆形的四个插栓11以格子状排列，而且第二层间绝缘层12形成在其上。在此，插栓11可以形成其它形状，如除了圆形之外，还有矩形、多边形、和椭圆形。参考图1B，在第二层间绝缘层12之上，形成用以界定电容器下电极的电容器接触孔洞的光阻图案13。形成光阻图案13，使其在第二层间绝缘层12的各预定部分开口，其宽度大于各插栓11的宽度。此外，在图1B的(A)部分中的光阻图案13，具有可以允许第二层间绝缘层12的各预定部分开成椭圆形的形状。参考图1C，使用光阻图案13当作蚀刻屏蔽，蚀刻第二层间绝缘层12，形成用以暴露出各插栓11表面的开口，即接触孔洞14。此时，当第二层间绝缘层12的厚度很薄时，蚀刻的第二层间绝缘层12具有垂直的纵深。但是，当由于高度集成而造成接触孔洞14的尺寸变得较小时，第二层间绝缘层12的高度就会变得更高。因此，第二层间绝缘层12的蚀刻纵深就会倾斜某个角度。尤其，当向下进行到接触孔洞14的底部14B时，倾斜角会变得更大。结果，电容值减少超过根据接触孔洞尺寸估计的起始期望电容值。因此，要增加第二层间绝缘层12的厚度，藉由采用高等工艺，形成期望的接触孔洞。此外，在第二层间绝缘层12的厚度增加更厚的情形下，即使将接触孔洞14的顶部14A形成某个宽度，接触孔洞14的底部14B也会变得更窄。结果，接触孔洞14可能不会接触到插栓11。参考图1C的(A)部分，将第二层间绝缘层12的开口开得比在接触孔洞的顶部14A的插栓11宽。另一方面，在接触孔洞的底部14B，由于倾斜的蚀刻纵深，所以第二层间绝缘层12的开口开得比插栓11窄。参考图1D，在上述包含接触孔洞14结构的整个表面上，依序沉积用于下电极的导电层15、介电质层16和用于上电极的导电层17。在此，用于下电极的导电层15和用于上电极的导电层17，分别称为下电极导电层和上电极导电层。虽然并未说明，但是要将下电极导电层15、介电质层16和上电极导电层17制作成图案，以形成具有下电极，介电质层和上电极结构的电容器。此外，虽然也并未说明，但是要在插栓11和下电极导电层15之间，形成欧姆接触层和用以防止下电极材料扩散进入基板1的扩散障壁层。该扩散障壁层具有Ti/TiSi2/TiN的结构。如上所述，由于接触孔洞具有较窄的底部，所以电容器的电容值会减少超过期望的电容值。为了解决此问题，可能要增加接触孔洞的尺寸，使得第二层间绝缘层的厚度减少。但是，接触孔洞会变得很密，而没有空间可以增加各接触孔洞的尺寸，而且若接触孔洞的尺寸增加超过可允许的范围，则位在相邻接触孔洞之间的第二层间绝缘层的厚度D会变得更薄。结果，可能会穿透层间绝缘层的某些区域，而且漏电流可能也会增加。
技术实现思路
因此，本专利技术的目的在于提供一种能够增加电容器电容值的半导体内存组件。本专利技术的另一目的在于提供一种能够通过增加接触孔洞的尺寸，不用增加用在电容器的绝缘层的高度，就可以增加电容器电容值的半导体内存组件的制造方法。根据本专利技术的一个方面，本专利技术提供了一种半导体内存组件，包括形成在沉积在基板上的第一层间绝缘层中的许多插栓；形成在含有所述许多插栓结构上的第二层间绝缘层；穿过第二层间绝缘层，电性连接到第一组插栓的第一导电层；穿过第二层间绝缘层，形成在毗邻第一组插栓的第二组插栓上，而且平坦化到和第二层间绝缘层及第一导电层相同的平面阶层的第一电容器；形成在含有第一电容器和第一导电层的结构上的第三层间绝缘层；形成在含有第一导电层的结构上的第二电容器，所述第二电容器穿过第三层间绝缘层电性连接到第一导电层；以及穿过第三层间绝缘层电性连接到第一电容器，而且平坦化到和第二电容器及第三层间绝缘层相同阶层的第二导电层。根据本专利技术的另一方面，本专利技术提供了一种半导体内存组件的制造方法，包括如下步骤于沉积在基板上的第一层间绝缘层中，形成许多插栓；在含有所述许多插栓的结构上，形成第二层间绝缘层；穿过第二层间绝缘层，形成电性连接到第一组插栓的第一导电层；穿过第二层间绝缘层，在毗邻第一组插栓的第二组插栓上，形成第一电容器，平坦化该第一电容器到和第二层间绝缘层及第一导电层相同的阶层；在含有第一电容器和第一导电层的结构上，形成第三层间绝缘层；穿过第一导电层上的第三层间绝缘层，形成电性连接到第一导电层的第二电容器；以及穿过第三层间绝缘层，形成电性连接到第一电容器的第二导电层，将该第二导电层平坦化到和第二电容器及第三层间绝缘层相同的阶层。附图说明图1A到图1D为用以制造半导体组件的电容器的传统方法的俯视图和横截面图；图2为本专利技术的优选实施例的半导体内存组件的俯视图和横截面图；图3A到图3I为本专利技术的优选实施例的半导体内存组件的电容器制造方法的俯视图和横截面图；及图4为本专利技术的优选实施例的用以界定第一电容器和第一导电层的区域的图形俯视图。具体实施例方式下面，将参考附图更详细地说明半导体内存组件的制造方法的实施例。图2为本专利技术的优选实施例的半导体内存组件的俯视图和横截面图。尤其，图2的(A)部分是半导体内存组件的俯视图。图2的(B)部分是沿(A)部分中的线B-B′方向的半导体内存组件横截面图。参考图2，第一层间绝缘层20被沉积在包括各种半导体内存组件，如晶体管的基板2上。然后蚀刻第一层间绝缘层20，以形成使与电容器接触的许多插栓21。之后，在上述含有许多以预定距离排列的插栓21的结构上，形成第二层间绝缘层。穿过第二层间绝缘层22，形成第一导电层26C，使得第一导电层26C可以电性连接到第一组插栓21。在此，该第一组插栓21称为第一插栓21A。通过，穿过第二层间绝缘层22，形成第一电容器Cap1，使得第一电容器Cap1可以电性连接到毗邻第一插栓21A的第二组插栓21。在此，该第二组插栓21称为第二插栓21B。平坦化第二层间绝缘层22，第一导电层26C和第一电容器Cap1到相同的平面阶层。其次，在上述包含第一导电层26C和第一电容器Cap1结构的整个表面上，形成第三层间绝缘层29。然后，穿本文档来自技高网...

【技术保护点】
一种半导体内存组件，包括：　　　　形成在沉积在基板上的第一层间绝缘层中的许多插栓；　　　　形成在包含所述许多插栓的结构上的第二层间绝缘层；　　　　穿过第二层间绝缘层，电性连接到第一组插栓的第一导电层；　　　　穿过第二层间绝缘层，形成在毗邻第一组插栓的第二组插栓上，而且平坦化到和第二层间绝缘层及第一导电层相同的平面阶层的第一电容器；　　　　形成在包含第一电容器和第一导电层的结构上的第三层间绝缘层；　　　　形成在包含第一导电层的结构上的第二电容器，所述第二电容器穿过第三层间绝缘层电性连接到第一导电层；以及　　　　穿过第三层间绝缘层电性连接到第一电容器，而且平坦化到和第二电容器及第三层间绝缘层相同阶层的第二导电层。

【技术特征摘要】
KR 2003-1-28 10-2003-00054961.一种半导体内存组件，包括形成在沉积在基板上的第一层间绝缘层中的许多插栓；形成在包含所述许多插栓的结构上的第二层间绝缘层；穿过第二层间绝缘层，电性连接到第一组插栓的第一导电层；穿过第二层间绝缘层，形成在毗邻第一组插栓的第二组插栓上，而且平坦化到和第二层间绝缘层及第一导电层相同的平面阶层的第一电容器；形成在包含第一电容器和第一导电层的结构上的第三层间绝缘层；形成在包含第一导电层的结构上的第二电容器，所述第二电容器穿过第三层间绝缘层电性连接到第一导电层；以及穿过第三层间绝缘层电性连接到第一电容器，而且平坦化到和第二电容器及第三层间绝缘层相同阶层的第二导电层。2.如权利要求1所述的半导体内存组件，其特征在于，第一电容器的宽度比第一导电层的宽度宽，而第二电容器的宽度比第二导电层的宽度宽。3.如权利要求1所述的半导体内存组件，其特征在于，第一电容器包含形成在第一组插栓的各表面上的第一电极、形成在第一电极上的第一介电质层和形成在第一介电质层上的第二电极，所述第一导电层所使用的材料和第一电极相同。4.如权利要求1所述的方法，其特征在于，第二电容器包含形成在第一导电层上的第三电极、形成在第三电极上的第二介电质层和形成在第二介电质层上的第四电极，所述第二导电层所使用的材料和第三电极相同。5.如权利要求1所述的方法，其特征在于，第一电容器和第二电容器由俯视图视之为圆形或多边形。6.如权利要求1所述的方法，其特征在于，第一导电层和第二导电层由俯视图视之为圆形或多边形。7.一种半导体内存组件的制造方法，包括如下步骤在沉积在基板上的第一层间绝缘层中，形成许多插栓；在包含所述许多插栓的结构上，形成第二层间绝缘层；穿过第二层间绝缘层，形成电性连接到第一组插栓的第一导电层；穿过第二层间绝缘层，在毗邻第一组插栓的第二组插栓上，形成第一电容器，平坦化所述第一电容器到和第二层间绝缘层及第一导电层相同的阶层；在包含第一电容器和第一导电层的结构上，形成第三层间绝缘层；穿过第一导电层上的第三层间绝缘层，形成电性连接到第一导电层的第二电容器；及穿过第三层间绝缘层，形成电性连接到第一电容器的第二导电层，将所述第二导电层平...

【专利技术属性】
技术研发人员：金瑞玟，卜喆圭，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]