具有双晶体管/双电容型存储单元的集成存储器制造技术

一种集成存储器，其存储单元（ＭＣ）分别由两个晶体管（Ｔ１，Ｔ２）和两个电容（Ｃ１，Ｃ２）构成。和公知的具有双晶体管／双电容型存储单元的集成存储器不同的是，电容（Ｃ１，Ｃ２）的极板电极与不同的极板电位（ＶＰＬ１，ＶＰＬ２）相连。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种具有双晶体管/双电容型存储单元的集成存储器。在美国专利文献US5381364 A中公开了这样一种存储单元，其类型为FRAM或FeRAM(铁电随机存取存储器)。FRAM的存储器电容具有铁电介质。每个存储单元的两个存储器电容的一个电极经所属选择晶体管的控制端分别与一对位线中的一条位线相连。两个选择晶体管的控制端与一条共用字线相连。每个存储单元的两个存储器电容的第二电极与一条共用极板线路相连。所以在存储器工作期间，存储器电容的这些电极上始终有相同的电位。本专利技术的任务是，提供一种具有双晶体管/双电容型存储单元的集成存储器，其存储单元的结构与公知存储单元的结构不同。以上任务的解决方案体现于这样的集成存储器，-具有分别由两个晶体管和两个电容构成的、位于位线和字线交叉点上的存储单元，-在该存储单元中，分别有-一个第一电容的第一电极经第一晶体管的控制端与一条位线相连，-一个第一电容的第二电极与一个在对所述存储单元进行一次存取期间保持恒定的第一极板电位相连，-一个第二电容的第一电极经第二晶体管的控制端与另一条位线相连，-一个第二电容的第二电极与一个在对所述存储单元进行一次存取期间保持恒定的第二极板电位相连，该极板电位不同于第一极板电位，-并且两个晶体管的控制端与至少一条字线相连，在对所述存储单元进行一次存取时，所述晶体管经该字线同时导通，其中所述位线的电位在晶体管导通之前具有一个预充电电位，其特征在于，所述预充电电位位于两个极板电位之间，而且基本上是两个极板电位的中间值。本专利技术的有利改进和扩展均是从属权利要求的主题。在本专利技术所述的集成存储器中，每个存储单元的两个电容上远离晶体管的电极在对存储单元进行一次存取期间分别与相互不同的极板电位，即与一个第一极板电位和一个第二极板电位相连。该方案可允许选择两个位线上的预充电电位，所述位线与存储单元相连，所述预充电电位位于第一和第二电位之间。特别是对于公知的FRAMs，其按照所谓的VDD/2设计方式工作，所以位线预充电电位的选择受到很大限制。在这种存储器中，存储器电容的与选择晶体管相对的电极持续位于供电电位VDD数值的一半上。为了得到读取操作时在位线对上产生的差动信号的有效评价，必须在读操作之前使两个位线对地“预充电”或者放电。在这种公知的存储器中，预充电电位并不能在一个较大的数值范围内自由选择。而本专利技术则可以在较大的范围内选择预充电电位，所选择的电位只需要位于第一和第二极板电位之间即可。本专利技术可实现按照VCC/2设计原理工作的FRAMs的最好效果，其前提是位线预充电电位在存储单元晶体管导通之前等于所述第一和第二极板电位的平均值。这样在读出时便可在位线对上得到最大的差动信号。为了避免存储单元的数据损失，按照本专利技术的一种改进，最好规定存储器采取一种刷新工作方式，在该方式中，对存储在存储单元内的信息进行读出和重新写入操作。作为不同于刷新工作方式的另一种选择，按照本专利技术的另一种方案，所述存储单元分别具有两个短路器件，其作用是在存储单元的两个晶体管不导通时，将电容之一短接。对于铁电存储器电容，只要在电容的两个电极上施加同一个电位，就可以避免数据损失，也就是说，在电容上没有电压降。每个存储单元的两个晶体管的控制端或者可以以一条共用字线相连，或者以不同的字线相连，该字线在对存储单元进行存取时可使晶体管同时导通和截止，使其同时被激活或消除激活。本专利技术例如适用于FRAM类型的铁电存储器，特别是按照VDD/2方式工作的存储器。但是该本专利技术也可适用于其他存储器，例如FRAMs，该存储器按照所谓脉冲板方式工作，其中所述存储器电容的远离选择晶体管的电位在存储器存储期间被施加脉冲，本专利技术也可用于其他任意存储器，其存储单元为双晶体管/双电容型。下面对照附图所示实施例对本专利技术作进一步的说明。附图说明图1表示本专利技术所述的一个具有双晶体管/双电容型存储单元的存储器，图2表示图1所示存储单元的信号曲线，图3表示所述集成存储器的局部布局，其中的基片线路平行于字线布置，图4表示本专利技术所述存储器的一个局部，其中的基片线路平行于位线布置。图1表示本专利技术所述的一个具有双晶体管/双电容型存储单元的存储器，其类型为FRAM。该存储器的每个存储单元均具有两个选择晶体管T1、T2和两个存储器电容C1、C2。所述存储器电容C1、C2具有铁电介质。每个电容C1、C2的一个电极经所属晶体管T1、T2的控制线段与一个位线对的一条位线BL、/BL相连。这两条位线与一个读放大器SA相连，该放大器在对存储单元MC进行读信号存取时，用于放大位线对上产生的差动信号。两个晶体管T1、T2的控制端与一条字线WL相连。经字线WL和位线对BL、/BL可实现对存储器的一个特定存储单元MC的选择。所述电容C1、C2的远离晶体管T1、T2的电极与两个不同的恒定极板电位VPL1=0V和VPL2=3V相连。图1所示的存储单元MC还具有两个短路器件SE，其形式为n沟道晶体管，其控制线段将两个电容C1、C2之一的两个电极相互连接在一起。所述短路器件SE的控制端与一个短路信号SHT相连。所述短路器件SE的作用是，在所属晶体管T1、T2截止期间，使所属电容C1、C2的两个电极进入相同的电位。此后电容C1、C2上将没有电压，所以该电容存储的信息被保持持续存储。在另一个实施例中，所述存储单元MC可以取消短路器件SE。但是为了避免电容C1、C2的数据损失，必须设定一种刷新工作方式，在该方式下，随时读出每个存储单元MC的内容，然后重新回写到存储单元内。图2表示的信号曲线是图1中进行读取操作时所示存储单元MC中出现的信号曲线。在图2中，上部的曲线是与晶体管T2相连的第二电容C2的电极的电位曲线。图2中的中部曲线是与第一晶体管T1相连的第一电容C1的电极的电位曲线。下部的曲线是字线WL以及两条位线BL、/BL的电位曲线。所示电位曲线描述了两个顺序执行的读取操作的情况，其中在存储单元MC内存储了一个逻辑“0”。在对所述存储单元MC进行读取操作前，两个位线BL、/BL被预充电到一个共同的预充电电位V1=1.5V。该电位相当于两个极板电位VPL1=0V和VPL2=3V的平均值。然后字线WL通过一个正向脉冲沿被激活。这样可使晶体管T1、T2进入导通，使得位线BL、/BL和电容C1、C2之间产生电荷平衡。在这里所讨论的存储了逻辑“0”的情况中，第一位线BL的电位有少许下降，而第二位线/BL的电位有少许上升。然后所述读放大器SA被激活，从而将位线对BL、/BL上的差动信号放大。字线WL上的电位为负向脉冲沿时，所述读取操作结束。图3和图4表示本专利技术所述存储器的不同实施例的较大的局部连接图，所述存储器分别具有图1所示类型的存储单元MC。其中的第一极板电位VPL1和第二极板电位VPL2是通过极板导线PLi送入的。在图3所示的存储器中，所述极板导线PLi平行于字线WLm。存储单元MC分别用两个点和一个椭圆表示。所述的点位于位线BLn、/BLn和字线WLm之间的交叉点上，所述位线和字线对应于相应的存储单元MC。和图1所示存储单元MC不同的是，图3中的存储单元MC的晶体管T1、T2的控制端并没有通过一条共用字线WL相连，而是分别由两条相邻的字线WL1、WL2；WL3、WL4等本文档来自技高网...

【技术保护点】
集成存储器，－具有分别由两个晶体管（Ｔ１，Ｔ２）和两个电容（Ｃ１，Ｃ２）构成的、位于位线（ＢＬ，／ＢＬ）和字线（ＷＬ）交叉点上的存储单元（ＭＣ），－在该存储单元（ＭＣ）中，分别有－一个第一电容（Ｃ１）的第一电极经第一晶体管（Ｔ１）的控制端与一条位线（ＢＬ）相连，－一个第一电容（Ｃ１）的第二电极与一个在对所述存储单元进行一次存取期间保持恒定的第一极板电位（ＶＰＬ１）相连，－一个第二电容（Ｃ２）的第一电极经第二晶体管（Ｔ２）的控制端与另一条位线（／ＢＬ）相连，－一个第二电容（Ｃ２）的第二电极与一个在对所述存储单元进行一次存取期间保持恒定的第二极板电位（ＶＰＬ２）相连，该极板电位不同于第一极板电位（ＶＰＬ１），－并且两个晶体管（Ｔ１，Ｔ２）的控制端与至少一条字线（ＷＬ）相连，在对所述存储单元进行一次存取时，所述晶体管经该字线同时导通，其中所述位线（ＢＬ，／ＢＬ）的电位在晶体管（Ｔ１，Ｔ２）导通之前具有一个预充电电位，其特征在于，所述预充电电位位于两个极板电位（ＶＰＬ１，ＶＰＬ２）之间，而且基本上是两个极板电位（ＶＰＬ１，ＶＰＬ２）的中间值。

【技术特征摘要】
【国外来华专利技术】DE 1999-10-29 19952311.81．集成存储器，-具有分别由两个晶体管(T1,T2)和两个电容(C1,C2)构成的、位于位线(BL,/BL)和字线(WL)交叉点上的存储单元(MC)，-在该存储单元(MC)中，分别有-一个第一电容(C1)的第一电极经第一晶体管(T1)的控制端与一条位线(BL)相连，-一个第一电容(C1)的第二电极与一个在对所述存储单元进行一次存取期间保持恒定的第一极板电位(VPL1)相连，-一个第二电容(C2)的第一电极经第二晶体管(T2)的控制端与另一条位线(/BL)相连，-一个第二电容(C2)的第二电极与一个在对所述存储单元进行一次存取期间保持恒定的第二极板电位(VPL2)相连，该极板电位不同于第一极板电位(VPL1)，-并且两个晶体管(T1,T2)的控制端与至少一条字线(WL)相连，在对所述存储单元进行一次存取时，所述晶体管...

【专利技术属性】
技术研发人员：H赫尼格施米德，
申请(专利权)人：因芬尼昂技术股份公司，
类型：发明
国别省市：DE[]