一种基于锁存器的电容对差分动态比较器制造技术

本发明专利技术公开了一种基于锁存器的电容对差分动态比较器，属于数模混合电路的技术领域。动态比较器包括：锁存比较器、控制开关单元和耦合电容单元。控制开关单元整个仅包含六个开关，耦合电容单元仅包含两个电容，以包含较少数目电容和开关的电路结构实现了差分动态比较器的功能，在大大降低输入失调电压对耦合电容敏感程度的同时，提高比较器的精度。

【技术实现步骤摘要】
一种基于锁存器的电容对差分动态比较器
本专利技术公开了一种基于锁存器的电容对差分动态比较器，属于数模混合电路的

技术介绍
数模混合信号工艺芯片设计中，模数转换模块得到广泛使用，特别是流水线结构在ADC结构中的优势使之成为业内的主要选择。高速比较器作为流水线ADC模块的核心单元，其速度、功耗、精度及噪声性能直接决定了高速高精度模数转换器品质的优劣。基于锁存器的电容差分对比较器由于其功耗低、速度快、精度高的优势在ADC中得到广泛使用。传统的动态锁存比较器如图1所示。电路由锁存比较器1、控制开关单元2及耦合电容3单元组成。锁存比较器1由第一至第四PMOS管PM1～PM4及第一至第五NMOS管NM1～NM5组成。第一PMOS管PM1的栅极接时钟信号CK，源极接电源电压，漏极接正极性输出端口Vop；第二PMOS管PM2的栅极接负极性输出端口Von，源极接电源电压，漏极接正极性输出端口Vop；第三PMOS管PM3的栅极接正极性输出端口Vop，源极接电源电压，漏极接负极性输出端口Von；第四PMOS管PM4的栅极接时钟信号CK，源极接电源电压，漏极接负极性输出端口Von；第一NMOS管NM1的栅极接负极性输出端口Von，源极接第三NMOS管NM3的漏极，漏极接正极性输出端口Vop；第二NMOS管NM2的栅极接正极性输出端口Vop，源极接第四NMOS管NM4的漏极，漏极接负极性输出端口Von；第三NMOS管NM3的栅极接第一输入电容Cin1的下极板，源极接第五NMOS管NM5的漏极，漏极接第一NMOS管NM1的源极；第四NMOS管NM4的栅极接第二输入电容Cin2的下极板，源极接第五NMOS管NM5的漏极，漏极接第二NMOS管NM2的源极；第五NMOS管NM5的栅极接时钟信号CK，源极接地，漏极与第三NMOS管NM3的源极以及第四NMOS管NM4的源极相连接。控制开关单元2由第一至第十开关K1～K10组成，第一开关K1的一端接负极性差分信号输入端口Vin，另一端接第一输入电容Cin1的上极板；第二开关K2的一端接第一输入电容Cin1的上极板，另一端接地；第三开关K3的一端接第二参考电压信号输入端口Vref-，另一端接第一参考电容Cref1的上极板；第四开关K4的一端接第一参考电容Cref1的上极板，另一端接地；第五开关K5的一端接第一参考电容Cref1的下极板，另一端接地；第六开关K6的一端接正极性差分信号输入端口Vip，另一端接第二输入电容Cin2的上极板；第七开关K7的一端接第二输入电容Cin2的上极板，另一端接地；第八开关K8的一端接第一参考电压信号输入端口Vref+，另一端接第二参考电容Cref2的上极板；第九开关K9的一端接第二参考电容Cref2的上极板，另一端接地；第十开关K10的一端接第二参考电容Cref2的下极板，另一端接地。耦合电容单元3由第一输入电容Cin1、第二输入电容Cin2、第一参考电容Cref1、第二参考电容Cref2组成。第一输入电容Cin1的上极板与第一开关K1和第二开关K2的连接点相连，下极板接第三NMOS管NM3的栅极；第二输入电容Cin2的上极板与第六开关K6和第七开关K7的连接点相连，下极板接第四NMOS管NM4的栅极；第一参考电容Cref1的上极板与第三开关K3和第四开关K4的连接点相连，下极板接第三NMOS管NM3的栅极；第二参考电容Cref2的上极板与第八开关K8和第九开关K9的连接点相连，下极板接第四NMOS管NM4的栅极。传统的锁存比较器可以实现较低的功耗和比较高的转换速度，但是该电路最大的缺点是失配。影响传统锁存比较器失配的因素有外部因素和内部因素。内部因素分为随机性和系统性失配；外部因素主要是输入的控制信号和配置等因子的失配，包含输入时钟信号和参考电压、电流基准的失配等。如图1，φ1和φ2是一对互不交叠的时钟信号，假设第二开关K2、第四K4、第七K7和第九K9在φ1为高电平时导通，第一开关K1、第三开关K3、第五开关K5、第六开关K6、第八开关K8和第十开关K10在φ2为高电平时导通。当φ1为低电平、φ2为高电平时，第一输入电容Cin1两端的电荷量为：QCin1＝VinCcin1，第一参考电容Cref1两端的电荷量为：QCref1＝Vref-Cref1，同理可得，第二输入电容Cin2两端的电荷量为：QCin2＝VipCcin2，第二参考电容Cref2两端的电荷量为：QCref2＝Vref+Cref2；当φ2为低电平、φ1为高电平时，由电荷守恒可得第三NMOS管NM3的栅极电压为：第四NMOS管NM4的栅极电压为：在忽略第一输入电容Cin1和第二输入电容Cin2失配且第一参考电容Cref1和第二参考电容Cref2失配的前提下，假设Cin1＝Cin2＝Cin，Cref1＝Cref2＝Cref，那么：于是得到比较阈值点电压为：比较阈值点可以通过调整Cref和Cin的值进行动态调整，但是要注意到比较阈值点的电压值是在忽略电容失配的前提下得到的，实际中必须要考虑失配对电路精度等性能的影响。另外一个缺点就是图1所示的传统动态锁存比较器的控制开关单元和耦合电容单元共采用了4个电容和10个开关，而电容在版图中会占据相当大的面积，进而直接导致芯片成本上升。
技术实现思路
本专利技术的专利技术目的是针对上述
技术介绍
的不足，提供了一种基于锁存器的电容对差分动态比较器，以包含较少数目电容和开关的电路结构实现了差分动态比较器的功能，解决了现有电容对差分动态比较器存在电容失配的技术问题。本专利技术为实现上述专利技术目的采用如下技术方案：一种基于锁存器的电容对差分动态比较器，包括：锁存比较器，具有同相输入端、反相输入端、时钟信号输入端、正极性输出端和负极性输出端，控制开关单元，包含：控制负极性差分信号的采样并根据外部参考信号调节锁存比较器反相输入端电压的第一子单元，控制正极性差分信号的采样并根据外部参考信号调节锁存比较器同相输入端电压的第二子单元，及，耦合电容单元，包含：对其上极板所承受的负极性差分信号进行采样的第一隔离电容、对其上极板所承受的正极性差分信号进行采样的第二隔离电容，第一隔离电容的下极板接锁存比较器的反相输入端，第二隔离电容的下极板接锁存比较器的同相输入端。作为基于锁存器的电容对差分动态比较器的进一步优化方案，第一子单元的第一输入端接负极性差分信号，第二输入端接第一参考电压信号，第三输入端接共模电压信号，第一、第二输出端接第一隔离电容的上极板，第三输出端接第一隔离电容的下极板。进一步的，基于锁存器的电容对差分动态比较器中的第一子单元包括：第一开关、第二开关、第三开关，所述第一开关的电流流入端接负极性差分信号，第二开关的电流流入端接第一参考电压信号，第三开关的电流流入端接共模电压信号，第一开关及第二开关的电流流出端均与第一隔离电容的上极板连接，第三开关的电流流出端接第一隔离电容的下极板。再进一步的，基于锁存器的电容对差分动态比较器的第一子单元中，第一、第二、第三开关为单个PMOS管或单个NMOS管或由PMOS管和NMOS管构成的传输门。作为基于锁存器的电容对差分动态比较器的进一步优化方案，第二子单元的第一输入端接正极性差分信号，第二输入端接第二参考电压信号，第三输入端接共模电压信号本文档来自技高网...

【技术保护点】
一种基于锁存器的电容对差分动态比较器，其特征在于，包括：锁存比较器（1），具有同相输入端、反相输入端、时钟信号输入端、正极性输出端和负极性输出端，控制开关单元（2），包含：控制负极性差分信号的采样并根据外部参考信号调节锁存比较器反相输入端电压的第一子单元，控制正极性差分信号的采样并根据外部参考信号调节锁存比较器同相输入端电压的第二子单元，及，耦合电容单元（3），包含：对其上极板所承受的负极性差分信号进行采样的第一隔离电容、对其上极板所承受的正极性差分信号进行采样的第二隔离电容，第一隔离电容的下极板接锁存比较器的反相输入端，第二隔离电容的下极板接锁存比较器的同相输入端。

【技术特征摘要】
1.一种基于锁存器的电容对差分动态比较器，其特征在于，包括：锁存比较器（1），具有同相输入端、反相输入端、时钟信号输入端、正极性输出端和负极性输出端，控制开关单元（2），包含：控制负极性差分信号的采样并根据外部参考信号调节锁存比较器反相输入端电压的第一子单元，控制正极性差分信号的采样并根据外部参考信号调节锁存比较器同相输入端电压的第二子单元，及，耦合电容单元（3），包含：对其上极板所承受的负极性差分信号进行采样的第一隔离电容、对其上极板所承受的正极性差分信号进行采样的第二隔离电容，第一隔离电容的下极板接锁存比较器的反相输入端，第二隔离电容的下极板接锁存比较器的同相输入端。2.根据权利要求1所述一种基于锁存器的电容对差分动态比较器，其特征在于，所述第一子单元的第一输入端接负极性差分信号，第二输入端接第一参考电压信号，第三输入端接共模电压信号，第一、第二输出端接第一隔离电容的上极板，第三输出端接第一隔离电容的下极板。3.根据权利要求2所述一种基于锁存器的电容对差分动态比较器，其特征在于，所述第一子单元包括：第一开关、第二开关、第三开关，所述第一开关的电流流入端接负极性差分信号，第二开关的电流流入端接第一参考电压信号，第三开关的电流流入端接共模电压信号，第一开关及第二开关的电流流出端均与第一隔离电容的上极板连接，第三开关的电流流出端接第一隔离电容的下极板。4.根据权利要求3所述一种基于锁存器的电容对差分动态比较器，其特征在于，所述第一、第二、第三开关为单个PMOS管或单个NMOS管或由PMOS管和NMOS管构成的传输门。5.根据权利要求1所述一种基于锁存器的电容对差分动态比较器，其特征在于，所述第二子单元的第一输入端接正极性差分信号，第二输入端接第二参考电压信...

【专利技术属性】
技术研发人员：周烨，周金风，王宇星，黄刚，陆俊嘉，
申请(专利权)人：无锡芯响电子科技有限公司，
类型：发明
国别省市：江苏,32