一种带失调电压测试和校正的轨到轨参考电压比较器制造技术

本发明专利技术公开了一种带失调电压测试和校正的轨到轨参考电压比较器及其实现方法，包括输入控制逻辑、失调校正逻辑、混合折叠式共源共栅结构等模块；在测试模式下，比较器输出与参考电压输入端短接实现输入电压跟随功能，通过配置失调控制逻辑，获取失调电压校正精度和范围；在正常工作模式下，比较器基于不同参考电压选择相应折叠式共源共栅结构，失调控制逻辑实现对失调电压进行校正，保证比较器在无失调下实现轨到轨参考电压正常工作。本发明专利技术具有失调电压测试和校正，轨到轨工作范围，对参考电压隔离度好以及失调校正精度高、范围宽等特性，使得内置失调电压测试和校正的工作范围宽、比较精度高的比较器设计成为现实。

【技术实现步骤摘要】
一种带失调电压测试和校正的轨到轨参考电压比较器
本专利技术主要涉及数模混合电路设计领域，尤其指一种带失调电压测试和校正的轨到轨参考电压比较器结构，该结构使得内置失调电压测试和校正的工作范围宽、比较精度高的高性能比较器设计成为现实。
技术介绍
作为数模混合集成电路中的常见模块之一，比较器被广泛应用于数模接口芯片设计领域，其设计好坏直接影响系统的性能。但是比较器的性能主要受其失调电压和工作速度的严重制约。随着CMOS工艺特征尺寸的逐步缩小，工作速度的制约问题基本能够解决，但芯片制造过程中各种工艺参数、非理想因素引起的寄生效应导致比较器失调问题却日益严重，例如CMOS器件的阈值电压失配，三极管的面积因子以及金属走线的寄生电容、电阻等非理想因素。因此，如何降低先进工艺下比较器失调电压的影响成为比较器设计者亟待解决的问题之一。传统的比较器电路失调消除技术主要包括输出失调存储和输入失调存储两种，其电路结构如图1和图2所示，其中图1所示的输出失调存储技术主要通过将输入和输出都短接，使得零的差动输入对会在VX和VY之间产生等于零的输出差值，从而保证S1和S2断开后，由比较器、C1和C2构成的电路表现零失调电压，而且只对比较器的输入电压产生响应。图2所示的输入失调存储技术通过将比较器处于单位增益负反馈环路中，使得失调电压和反馈回路引入的VX和VY之间的电压进行抵消，实现零输入失调电压，保证比较器只对输入电压产生响应。上述两种技术缺点在于在信号通路上引入电容，电容的下极板寄生参数可能会限制稳定速度，同时增加设计面积需求。另外，上述失调校正技术需要一个额外的失调消除周期，在该周期的时间内，实际的输入是无效，同时每次比较器正常工作时均需要进行校正。为了解决上述技术问题，本专利技术提出了一种带失调电压测试和校正的轨到轨比较器。该比较器包括输入控制逻辑、失调控制逻辑、混合折叠式共源共栅结构等模块，其中在测试模式下，配置输入控制逻辑使得比较器参考电压输入端与输出端短接，实现对输入电压跟随功能，通过配置失调控制逻辑和混合折叠式共源共栅结构，获得不同差分输入对结构对应的失调电压校正精度和校正范围；在正常工作模式下，配置输入控制逻辑关闭测试通路，开启VREF到比较器参考电压输入端的工作通路，同时通过配置失调控制逻辑对比较器失调电压进行校正，实现比较器在零输入失调条件下正常工作。所述比较器只需要对全参考电压范围进行一次测试和校正，即可保证后续所有的比较工作均能够在零输入失调电压条件下工作；同时采用混合折叠式共源共栅结构，使得该比较器可以在全参考电压范围内的进行工作。
技术实现思路
本专利技术要主要解决的问题在于：针对现有技术存在的问题，本专利技术提供一种带失调电压测试和校正的轨到轨参考电压比较器，该比较器内置失调电压测试技术，能够对较大范围的失调电压进行测试，满足比较器失调电压简易、快速测试需求；同时该结构采用了失调电压校正技术，实现比较器输入失调电压的高精度、宽范围的校正，保证了比较器零输入失调的工作需求；同时该结构采用了混合折叠式共源共栅结构，增大比较器的增益，保证了全参考电压范围比较器均能够对微弱的输入电压进行正常响应；采用输入Buffer隔离技术，降低了参考电压输入端电荷馈通对其产生模块的影响。为解决上述技术问题，本专利技术提出的解决方案为：一种带失调电压测试和校正的轨到轨参考电压比较器，其特征在于：包括输入控制逻辑、失调控制逻辑和混合折叠式共源共栅结构；上述的比较器，其特征在于：包括失调电压测试和正常工作两种模式；在测试模式下，输入控制逻辑使得比较器参考电压输入端与输出端短接，实现对输入电压跟随功能，通过配置失调控制逻辑和混合折叠式共源共栅结构，获得不同差分输入对结构对应的失调电压校正精度和校正范围；在正常工作模式下，输入控制逻辑关闭测试通路，开启VREF到比较器参考电压输入端的工作通路，同时通过配置失调控制逻辑对比较器失调电压进行校正，实现比较器在零输入失调条件下正常工作；上述的输入控制逻辑，其特征在于：包括VREF的输入Buffer、测试模式和正常工作模式的选通逻辑；其中输入Buffer实现对输入参考电压VREF的隔离，降低比较器正常工作时参考电压输入端的寄生效应对参考电压产生模块的零极点分布特性的影响，保证参考电压的稳定性；选通逻辑实现对比较器差分输入对管、测试模式和正常工作模式的控制；上述的选通逻辑，其特征在于：当测试模式使能时，TEST_EN信号为高电平，使得VREF的输入通路断开，配置差分输入对管的选择信号SEL_N和SEL_P实现不同差分输入对管的比较器的参考电压输入端与其输出端短接，实现输入电压跟随功能；当正常工作模式使能时，TEST_EN信号为低电平，使得VOUT与参考电压输入端的连接断开，配置差分输入对管选择信号SEL_N和SEL_P实现比较器的参考电压输入端选择VREF信号，通过比较输入信号和参考信号的电压值产生相应的输出，实现比较器的正常工作；上述的失调控制逻辑，其特征在于：包括选通开关和Nbit数控电阻；其中当选择PMOS差分输入对管的折叠式共源共栅结构时，S6开关闭合，通过控制S3/S3_N、S4/S4_N以及Nbit数控电阻实现对比较器正负失调电压的校正精度和范围的测试（测试模式）、校正（正常工作模式）；当选择NMOS差分输入对管的折叠式共源共栅结构时，S5开关闭合，通过控制S1/S1_N、S2/S2_N以及Nbit数控电阻实现对比较器正负失调电压的校正精度和范围的测试（测试模式）、校正（正常工作模式）；上述的混合折叠式共源共栅结构，其特征在于：根据比较器参考电压的工作范围选择合适的差分输入对，实现比较器全参考电压范围工作。与现有技术相比，本专利技术的优点在于：1、具有失调电压测试简易的特性。与传统的比较器相比，本专利技术内置测试技术，通过配置输入控制逻辑，实现比较器输出和参考电压输入端短接，通过改变失调控制逻辑，即可获得不同差分输入对结构的失调电压校正精度和校正范围，大大简化了失调电压的测试难度；2、具有失调电压校正精度高、范围宽的特性。与传统的比较器相比，本专利技术采用了失调电压校正技术，通过选通开关和Nbit数控电阻，可实现高精度和宽范围正负失调电压的校正，大大提高了失调电压的校正能力；3、具有轨到轨参考电压工作范围的特性。与传统的比较器相比，本专利技术采用了混合折叠式共源共栅结构，使得比较器在全参考电压范围内进行正常工作成为了现实；4、具有隔离度好的特性。与传统的比较器结构相比，本专利技术采用输入Buffer对VREF进行输入，避免了正常工作时参考电压输入管的寄生电容引起的电荷馈通对参考电压产生模块的影响，大大改善了参考电压的稳定性。附图说明图1是传统的输出失调存储比较器的结构示意图；图2是传统的输入失调存储比较器的结构示意图；图3是本专利技术比较器的结构示意图；图4是本专利技术比较器采用PMOS差分输入对管的负失调电压测试的结构示意图；图5是本专利技术比较器采用PMOS差分输入对管的正失调电压测试的结构示意图；图6是本专利技术比较器采用NMOS差分输入对管的正失调电压测试的结构示意图；图7是本专利技术比较器采用NMOS差分输入对管的负失调电压测试的结构示意图；图8是本专利技术比较器的Nbit数控电路的结构示意图；图9是本专利技术比较器采用PMOS本文档来自技高网...

【技术保护点】
一种带失调电压测试和校正的轨到轨参考电压比较器，其特征在于：包括输入控制逻辑、失调控制逻辑和混合折叠式共源共栅结构。

【技术特征摘要】
1.一种带失调电压测试和校正的轨到轨参考电压比较器，其特征在于：包括输入控制逻辑、失调控制逻辑和混合折叠式共源共栅结构。2.如权利要求1所述的比较器，其特征在于：包括失调电压测试和正常工作两种模式；在测试模式下，输入控制逻辑使得比较器参考电压输入端与输出端短接，实现对输入电压跟随功能，通过配置失调控制逻辑和混合折叠式共源共栅结构，获得不同差分输入对结构对应的失调电压校正精度和校正范围；在正常工作模式下，输入控制逻辑关闭测试通路，开启VREF到比较器参考电压输入端的工作通路，同时通过配置失调控制逻辑对比较器失调电压进行校正，实现比较器在零输入失调条件下正常工作。3.如权利要求1所述的输入控制逻辑，其特征在于：包括VREF的输入Buffer、测试模式和正常工作模式的选通逻辑；其中输入Buffer实现对输入参考电压VREF的隔离，降低比较器正常工作时参考电压输入端的寄生效应对参考电压产生模块的零极点分布特性的影响，保证参考电压的稳定性；选通逻辑实现对比较器差分输入对管、测试模式和正常工作模式的控制。4.如权利要求3所述的选通逻辑，其特征在于：当测试模式使能时，TEST_EN信号为高电平，使得VREF的输入通路...

【专利技术属性】
技术研发人员：郭斌，
申请(专利权)人：长沙景嘉微电子股份有限公司，
类型：发明
国别省市：湖南,43