基于FPGA的数据处理方法、装置、计算机设备和存储介质制造方法及图纸

本申请实施例中公开了一种基于FPGA的数据处理方法、装置、计算机设备和存储介质，涉及计算机领域。该数据处理方法通过IP核获取数据流后，提取所述数据流的索引信息，根据所述索引信息标注处理所述数据流，并向IP核外传输已标记处理的数据流，以使得根据索引信息配置处理所述数据流的资源，解决了现有技术中无法精准控制数据的存储和索引，达到了提高数据处理准确性的技术效果。准确性的技术效果。准确性的技术效果。

【技术实现步骤摘要】
基于FPGA的数据处理方法、装置、计算机设备和存储介质


[0001]本申请涉及计算机
，具体地，涉及一种基于FPGA的数据处理方法、装置、计算机设备和存储介质。

技术介绍

[0002]在数字化趋势日益发展的当前环境下，各行各业由于数据吞吐量的飞速增加，尤其在无人机，雷达，图像传输等
，高速数据存储与回放系统更是有着至关重要的作用。随着行业技术的日新月异，对于高速数据存储与回放系统的要求也越来越高。
[0003]FPGA(Field Programmable Gate Array，现场可编程门阵列)由于集成了大量的存储模块和丰富的I/O资源，以及能够实现高速串行数据传输的高速接口模块，在高速数据存储与回放系统当中备受青睐。数据缓存IP核是运用于数据存储与回放领域的FPGA里不可或缺的一环，即使在前后接口处于不同速率，不同容量的系统里，数据仍然可以在其中高速有序传输，实现了数据传输的高稳定性与可靠性。
[0004]由于常规的数据缓存IP核无法让工程师对数据的传输信息进行监测，无法对数据的缓存基地址以及缓存区域的大小进行控制，由于高速数据存储与回放系统需要对数据的精确，可控性有很高的要求，常规的IP核模块结构功能无法满足要求。

技术实现思路

[0005]为解决上述技术问题，本申请实施例中提供了一种基于FPGA的数据处理方法、装置、计算机设备和存储介质。
[0006]本申请实施例的第一个方面，提供了一种基于FPGA的数据处理方法，该方法应用于IP核，包括：
[0007]在IP核内缓存处理原始数据流；
[0008]提取原始数据中的索引信息，并根据索引信息标记处理所述原始数据流，生成目标数据流；
[0009]向IP核外发送所述原始数据流的索引信息和所述目标数据流，以实现根据所述原始数据流的索引信息，处理所述原始数据流。
[0010]在本申请一个可选的实施例中，该方法中的提取原始数据流中的索引信息，包括：
[0011]解析所述原始数据流，提取所述原始数据流中每组数据的存储信息和标识信息；
[0012]根据所述每组数据的存储信息和标识信息，获取原始数据流中的索引信息。
[0013]在本申请一个可选实施例中，该方法中根据索引信息标记处理所述原始数据流，生成目标数据流，包括：
[0014]根据所述原始数据流中每组数据的索引信息，依次标记处理所述原始数据中的每组数据；
[0015]根据所述原始数据流的索引信息，确定所述每组数据在原始数据流中的序列；
[0016]根据所述每组数据所匹配的序列，拼接处理已标记处理的每组数据，生成目标数
据流。
[0017]在本申请一个可选的实施例中，该方法中的在向IP核外发送所述已标记处理的原始数据之前，包括：
[0018]获取目标处理格式，所述目标处理格式用于指示传输原始数据流时的协议格式；
[0019]根据目标处理格式，分别转换处理所述目标数据流和所述原始数据流所匹配的索引信息。
[0020]在本申请一个可选的实施例中，该方法中的IP核包括控制寄存器模块，其中，所述方法中向IP核外发送所述已标记处理的原始数据流，包括：
[0021]向控制寄存器模块发送所述原始数据流的索引信息和目标数据流；
[0022]通过所述控制寄存器确定所述原始数据流在存储器中所匹配的目标存储策略，以实现根据所述索引信息，处理所述原始数据流。
[0023]在本申请一个可选的实施例中，该方法在处理原始数据流之前，还包括：
[0024]通过控制寄存器解析所述索引信息，获取所述原始数据流的存储信息和标识信息；
[0025]获取存储器中闲置的目标存储资源；
[0026]根据原始数据流的存储信息、标识信息和目标存储资源，确定所述原始数据流在存储器中所匹配的目标存储策略。
[0027]在本申请一个可选的实施例中，该方法中的IP核包括FIFO缓存模块，所述在IP核内缓存处理原始数据流，包括：
[0028]通过FIFO缓存模块获取原始数据流的读时钟和写时钟；
[0029]根据所述写时钟域将原始数据流写进数据缓存空间，并根据所述读时钟域将原始数据流从数据缓存空间中读出。
[0030]本申请实施例提供的数据处理方法通过IP核获取数据流后，提取所述数据流的索引信息，根据所述索引信息标注处理所述数据流，并向IP核外传输已标记处理的数据流，以使得根据索引信息配置处理数据流的资源，解决了现有技术中无法精准控制数据的存储和索引，达到了提高数据处理准确率的技术效果。
[0031]本申请实施例的第二个方面，提供了一种基于FPGA的数据处理装置，该装置包括：
[0032]FIFO缓存模块，用于在IP核内缓存处理原始数据流；
[0033]索引提取模块，提取原始数据中的索引信息，并根据索引信息标记处理所述原始数据流，生成目标数据流；
[0034]控制寄存器模块，用于向IP核外发送所述原始数据流的索引信息和所述目标数据流，以实现根据所述原始数据流的索引信息，处理所述原始数据流。
[0035]本申请实施例的第三个方面，提供了一种计算机设备，包括：包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现如上任一项方法的步骤。
[0036]本申请实施例的第四个方面，提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，计算机程序被处理器执行时实现如上任一项的方法的步骤。
附图说明
[0037]此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申
请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0038]图1为本申请一个实施例提供的基于FPGA的数据处理方法的应用场景示意图；
[0039]图2为本申请一个实施例提供的基于FPGA的数据处理方法的流程图1；
[0040]图3为本申请一个实施例提供的基于FPGA的数据处理方法的流程图2；
[0041]图4为本申请一个实施例提供的基于FPGA的数据处理方法的流程图3；
[0042]图5为本申请一个实施例提供的基于FPGA的数据处理方法的流程图4；
[0043]图6为本申请一个实施例提供的基于FPGA的数据处理方法的流程图5；
[0044]图7为本申请一个实施例提供的基于FPGA的数据处理方法的流程图6；
[0045]图8为本申请一个实施例提供的基于FPGA的数据处理方法的流程图7；
[0046]图9为本申请一个实施例提供的基于FPGA的数据处理装置结构示意图1；
[0047]图10为本申请一个实施例提供的基于FPGA的数据处理装置结构示意图2；
[0048]图11为本申请一个实施例提供的计算机设备结构示意图。
具体实施方式
[0049]在实现本申请的过程中，专利技术人发现，目前的I本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的数据处理方法，其特征在于，应用于IP核，包括：在IP核内缓存处理原始数据流；提取原始数据中的索引信息，并根据索引信息标记处理所述原始数据流，生成目标数据流；向IP核外发送所述原始数据流的索引信息和所述目标数据流，以实现根据所述原始数据流的索引信息，处理所述原始数据流。2.根据权利要求1所述的基于FPGA的数据处理方法，其特征在于，所述方法中提取原始数据流中的索引信息，包括：解析所述原始数据流，提取所述原始数据流中每组数据的存储信息和标识信息；根据所述每组数据的存储信息和标识信息，获取原始数据流中的索引信息。3.根据权利要求1所述的基于FPGA的数据处理方法，其特征在于，所述根据索引信息标记处理所述原始数据流，生成目标数据流，包括：根据所述原始数据流中每组数据的索引信息，依次标记处理所述原始数据中的每组数据；根据所述原始数据流的索引信息，确定所述每组数据在原始数据流中的序列；根据所述每组数据所匹配的序列，拼接处理已标记处理的每组数据，生成目标数据流。4.根据权利要求1所述的基于FPGA的数据处理方法，其特征在于，在向IP核外发送所述已标记处理的原始数据之前，包括：获取目标处理格式，所述目标处理格式用于指示传输原始数据流时的协议格式；根据目标处理格式，分别转换处理所述目标数据流和所述原始数据流所匹配的索引信息。5.根据权利要求2所述的基于FPGA的数据处理方法，其特征在于，所述IP核包括控制寄存器模块，所述方法中向IP核外发送所述已标记处理的原始数据流，包括：向控制寄存器模块发送所述原始数据流的索引信息和目标数据流；通过...

【专利技术属性】
技术研发人员：丁启林，骆冬，彭宙锋，
申请(专利权)人：长沙景嘉微电子股份有限公司，
类型：发明
国别省市：