分离的三维处理器制造技术

分离的三维处理器(100)含有多个储算单元(100aa

【技术实现步骤摘要】
分离的三维处理器
[0001]本申请是申请号为201910038528.0、申请日为2019年1月16日、专利技术名称为“分离的三维存储器”的中国专利申请的分案申请。


[0002]本专利技术涉及集成电路领域，更确切地说，涉及处理器。

技术介绍

[0003]处理器（包括CPU、GPU、FPGA等）广泛应用于数学计算、计算机模拟、可编程门阵列、模式处理、神经网络等领域。传统处理器芯片基于二维集成，其逻辑电路（如算术逻辑单元、控制单元等）与存储电路（内部存储器，包括用于缓存的RAM和存储查找表的ROM等）处于同一平面（即半导体衬底表面）。由于处理器芯片的主要功能是算术逻辑运算，其内部存储器的容量很小。
[0004]传统计算机基于冯
·
诺依曼架构，计算机中的处理器和存储器分离：绝大部分存储器为外部存储器（如内存、外存等），它们位于处理器芯片之外。处理器芯片在计算时如需要用到大量数据，则到外部存储器中获取数据。由于外部存储器与处理器芯片物理距离过远、它们之间数据总线较窄，外部存储器与处理器芯片之间的数据传输带宽有限。随着本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种分离的三维处理器(100)，其特征在于含有：多个储算单元(100aa
‑
100mn)，每个储算单元(100ij)含有一个逻辑电路(180)和多个三维存储3D
‑
M阵列(170, 170ijA
‑
170ijD, 170ijW
‑
170ijZ)；所述逻辑电路(180)处理所述多个三维存储3D
‑
M阵列(170, 170ijA
‑
170ijD, 170ijW
‑
170ijZ)存储的至少部分数据，但不是所述多个三维存储3D
‑
M阵列(170, 170ijA
‑
170ijD, 170ijW
‑
170ijZ)的周边电路；含有第一半导体衬底(0a)的第一芯片(100a)，所述第一芯片(100a)含有所述多个三维存储3D
‑
M阵列(170, 170ijA
‑
170ijD, 170ijW
‑
170ijZ)，每个所述多个三维存储3D
‑
M阵列(170, 170ijA
‑
170ijD, 170ijW
‑
170ijZ)含有多个堆叠在所述第一半导体衬底(0a)上的存储元；含有第二半导体衬底(0b)的第二芯片(100b)，所述第二芯片(100b)含有至少部分所述逻辑电路(180)和所述多个三维存储3D
‑
M阵列(170, 170ijA
‑
170ijD, 170ijW
‑
170ijZ)的至少部分片外周边电路组件(190)，所述第二芯片(100b)含有多个位于所述第二半导体衬底(0b)中的晶体管；所述第一芯片(100a)与所述第二芯片(100b)是两个不同芯片且通过多个芯片间连接(160)电耦合。2.根据权利要求1所述的三维处理器(100)，其特征还在于：所述多个三维存储3D
‑
M阵列(170, 170ijA
‑
170ijD, 170ijW
‑
170ijZ)为下述2a）
‑
2f）三维存储3D
‑
M阵列中的至少一种：2a）三维随机访问存储器3D
‑
RAM阵列；或2b）三维只读存储器3D
‑
ROM阵列；或2c）三维可写存储器3D
‑
W阵列；或2d）三维印录存储器3D
‑
P阵列；或2e）三维横向存储3D
‑
M
H
阵列；或2f）三维纵向存储3D
‑
M
V
阵列。3.根据权利要求1或2所述的三维处理器(100)，其特征还在于具有如下3a）
‑
3i）特征中的至少一种特征：3a）所述多个三维存储3D
‑
M阵列(170, 170ijA
‑
170ijD, 170ijW
‑
170ijZ)在所述第一芯片(100a)上相邻；或3b）所述多个三维存储3D
‑
M阵列(170, 170ijA
‑
170ijD, 170ijW
‑
170ijZ)包括四个三维存储3D
‑
M阵列(170ijA
‑
170ijD)；或3c）所述多个三维存储3D
‑
M阵列(170, 170ijA
‑
170ijD, 170ijW
‑
170ijZ)包括八个三维存储3D
‑
M阵列(170ijA
‑
170ijD, 170ijW
‑
170ijZ)；或3d）所述第一芯片(100a)中后端连线层的数目大于所述第二芯片(100b)中后端连线层的数目；或3e）所述第一芯片(100a)中地址线层的数目至少为所述第二芯片(100b)中互连线层数目的两倍；或3f）所述第一芯片(100a)的存储串中存储元的数目至少为所述第二芯片(100b)中互连线层数目的两倍；或3g）所述第一芯片(100a)中衬底电路(0Ka)的互连线层数目小于所述第二芯片(100b)
中互连线层的数目；或3h）所述第二芯片(100b)中的互连线材料比所述第一芯片(100a)中衬底电路(0Ka)的互连线材料电阻率低；或3i）所述第一芯片(100a)中衬底电路(0Ka)的互连线材料含钨；所述第二芯片(100b)中的互连线材料含铜。4.根据权利要求3所述的三维处理器(100)，其特征还在于具有如下4a）
‑
4f）特征中的至少一种特征：4a）所述片外周边电路组件(190)包括至少部分地址解码器；或4b）所述片外周边电路组件(190)包括至少部分读放大电路；或4c）所述片外周边电路组件(190)包括至少部分写电器；或4d）所述片外周边电路组件(190)包括至少部分读电压产生电路；或4e）所述片外周边电路组件(190)包括至少部分写电压产生电路；或4f）所述片外周边电路组件(190)包括至少部分数据缓冲区。5.根据权利要求3所述的三维处理器(100)，其特征还在于具有如下5a）
‑
5f）特征中的至少一种特征：5a）所述第一芯片(100a)与所述第二芯片(100b)相互堆叠；或5b）所述第一芯片(100a)与所述第二芯片(100b)面对面键合；或5c）所述第一芯片(100a)与所述第二芯片(100b)面积相同或接近；或5d）所述第一芯片(100a)与所述第二芯片(100b)至少一边缘对齐；或5e）所述多个三维存储3D
‑
M阵列(170, 170ijA
‑
170ijD, 170ijW
‑
170ijZ)在所述第二芯片(100b)上的投影与所述逻辑电路(180)至少部分重合；或5f）所述芯片间连接(160)包括键合线、微焊点、穿透衬底通道孔（TSV）、和/或竖直接触连接（VIA）。6.根据权利要求3所述的三维处理器(100)，其特征还在于具有如下6a）
‑
6o）特征中的一种特征：6a）所述逻辑电路(180)为一处理电路；或6b）所述多个三维存储3D
‑
M阵列(170, 170ijA
‑
170ijD, 170ijW
‑
170ijZ)存储至少一非算术函数或至少一非算术模型的至少部分查找表LUT，所述逻辑电路(180)为一算术逻辑电路ALC (180ALC)、并对所述查找表LUT中的至少部分数据进行算术运算; 所述三维处理器(100)用于实现所述非算术函数或所述非算术模型，所述非算术函数或所述非算术模型包含的运算多于所述算术逻辑电路ALC (180ALC)支持的算术运算；或6c）所述多个三维存储3D
‑
M阵列(170, 170ijA
‑
170ijD, 170ijW
‑
170ijZ)为至少一可编程计算单元CCE (400)的一部分、并存储至少一非算术函数的至少部分查找表LUT，所述逻辑电路(180)含有多个可编程逻辑单元CLE (200)和/或可编程连接CIT (300)；所述三维处理器(100)通过对所述可编程逻辑单元CLE (200)和/或可编程连接CIT (300)、以及所述可编程计算单元CCE (40...

【专利技术属性】
技术研发人员：张国飙，
申请(专利权)人：杭州海存信息技术有限公司，
类型：发明
国别省市：