导通状态阻抗降低的常闭型晶体管及其制造方法技术

本公开涉及导通状态阻抗降低的常闭型晶体管及其制造方法。其中，一种常闭型电子器件，包括：半导体本体(15)，包括在缓冲层(11)之上延伸的异质结构(7)；凹陷栅电极(14)，在与平面(XY)正交的方向(Z)上延伸；第一工作电极(16)和第二工作电极(18)，位于栅电极(14)的对应侧处；以及有源区域(15a)，在导通状态下容纳用于使电流在第一和第二工作电极之间流动的导电路径。电阻区域(6)至少部分地在缓冲层中的有源区域中延伸，并且被设计为在器件处于截止状态下阻碍电流在第一和第二工作电极之间流动。栅电极(14)在半导体本体(15)中延伸到至少等于由电阻区域达到的最大深度的深度。

Normally closed transistor with reduced turn-on state impedance and method of manufacturing the same

The present disclosure relates to a normally closed transistor with reduced conduction state impedance and a method of manufacturing the same. Among them, a type of electronic devices, including: normally closed semiconductor body (15), including the buffer layer (11) extending above the heterostructure (7); a gate electrode (14), depression (XY) and the plane in the direction orthogonal to the first extension (Z); the working electrode (16) electrode and the second (18), located at the gate electrode (14) of the corresponding side; and the active region (15a), in the conductive path conducting state for accommodating a current to flow in between the first and second electrode. The resistance region (6) extends at least partially in the active region in the buffer layer and is designed to obstruct current flowing between the first and second working electrodes in the device in a cutoff state. The gate electrode (14) extends in the semiconductor body (15) to at least equal to the depth of the maximum depth attained by the resistance region.

【技术实现步骤摘要】
导通状态阻抗降低的常闭型晶体管及其制造方法
本专利技术涉及导通状态阻抗下降的常闭型晶体管以及用于制造该晶体管的方法。
技术介绍
本领域已知具有异质结构的HEMT，具体由氮化镓(GaN)和氮化铝(AlGaN)制成。例如，HEMT器件由于它们的高击穿阈值而用作电源开关。此外，HEMT的导电沟道中的大电流密度能够获得导电沟道的低导通状态阻抗(RON)。为了在大功率应用中支持HEMT，引入了具有常闭型沟道的HEMT。具有凹陷栅极端子的HEMT器件已经证明尤其被有利地用作具有常闭型沟道的晶体管。例如，这种类型的器件从WantaeLim等人的“Normally-OffOperationofRecessed-GateAlGaN/GaNHFETsforHighPowerApplications”(Electrochem.Solid-StateLett.2011,volume14,issue5,H205-H207)中得知。该HEMT具有在异质结构的深度上延伸的栅极沟槽直到其到达GaN层。在所述沟槽中延伸的是栅极金属化物，其通过栅极介电层与形成异质结构的AlGaN/GaN层分离。通过化学蚀刻的已知步骤来实现栅极沟槽的形成，并生成各种性质的形态缺陷(诸如，大范围的表面褶皱或者通过蚀刻工艺生成的一般损伤，诸如凹陷或凸起)。文献第US8,330,187号公开了具有AlGaN/GaN异质结构的MOSFET，其具有在半导体本体的深度上延伸的凹陷栅极端子。半导体本体在异质结构下方具有P型掺杂的GaN层，其具有沟道层的功能。由于沟道层具有P型掺杂，所以在使用中可以得到具有高导通阈值电压的常闭型的晶体管。栅极端子延伸远至沟道层，并且在沟道层本身内终止。在使用中，当施加于栅极端子的电压在沟道层中生成电荷载体反转时，在沟道层中建立了导电沟道，这能够使电流在源极和漏极端子之间流动。然而，申请人发现根据US8,330,187的器件由于形成导电沟道(大部分在沟道层内)的事实而具有大导通状态阻抗。因而，需要提供一种常闭型的晶体管，其能够在大阈值电压和降低的导通状态阻抗之间提供良好的折中来克服现有技术的缺陷。
技术实现思路
根据本专利技术，如权利要求中限定的，提供了常闭型的晶体管以及用于制造该晶体管的方法。附图说明为了更好地理解本专利技术，现在仅通过非限制性示例并参考附图来描述优选实施例，其中：图1以横截面示出了根据本公开的一个实施例的HEMT；图2以横截面示出了根据本公开的又一实施例的HEMT；图3以横截面示出了根据本公开的又一实施例的HEMT；图4以横截面示出了根据本公开的又一实施例的HEMT；图5以横截面示出了根据本公开的又一实施例的HEMT；以及图6A至图6E示出了用于制造图1的HEMT的步骤。具体实施方式在正交轴X、Y、Z的三轴系统中，图1示出了基于氮化镓的常闭型的HEMT器件1，包括：衬底2，例如由硅或碳化硅(SiC)或蓝宝石(Al2O3)制成；缓冲层11，在衬底2之上延伸；以及异质结或异质结构7，在缓冲层11之上延伸。缓冲层11包括导电层4和电阻层6，其中导电层4是本征型或具有N型掺杂的氮化镓(GaN)并且在衬底2之上延伸，而电阻层6是具有P型掺杂的氮化镓(GaN)(例如，掺杂物种类的浓度包括在1015和1020离子/cm3之间)并在导电层4之上延伸。任选地，缓冲层11还包括一个或多个附加缓冲层(或界面层)3，其是通过属于周期表的III-V族的元素(包括镓)形成的化合物并且在衬底和导电层4之间延伸。缓冲层11具有将器件配置为常闭型器件的功能。一个或多个界面层3具有当器件截止时抵抗漏极电压并降低穿透位错的密度的功能。具体地，异质结构7包括：阻挡层9，例如由本征型的氮化镓(GaN)制成，在电阻层6之上延伸；以及沟道层10，在这种情况下为氮化铝镓(AlGaN)，在阻挡层9之上延伸。HEMT器件1还包括：绝缘层12，其是诸如氮化硅(Si3N4)或氧化硅(SiO2)的介电材料，在异质结构7的顶侧7a之上延伸；以及栅极区域14，在源极区域16和漏极区域18之间延伸。下文中，衬底2、缓冲层11(和缓冲层3(当存在时))以及异质结构7整体被称为半导体本体15。半导体本体15容纳有源区域15a，其形成HEMT器件1的有源部分。栅极区域14通过绝缘层12的对应部分横向(即，沿着X)与源极区域16和漏极区域18分离。栅极区域14是凹陷类型，并且根据本专利技术的一个方面，在穿过异质结构7、电阻层6以及部分导电层4的深度延伸，终止在导电层4内。例如，假设导电层4沿着Z具有包括在20nm和10μm之间的厚度，则栅极区域14在导电层4中延伸大于0μm且小于10μm的深度，例如0.5μm。根据本专利技术的不同方面，如图2所示，栅极区域14刚好在穿过异质结构7和电阻层6的深度延伸并终止于电阻层6和导电层4之间的界面。因此，栅极区域14到达导电层4但不穿过其中。与实施例无关，栅极区域14形成在半导体本体15的穿通部分的沟槽19中。沟槽19部分地由介电层11(例如，氧化硅)填充，这形成栅极介电层14a。栅极介电层14a在沟槽19的底壁和内侧壁上延伸。栅极金属化物14b在栅极介电层14a上在沟槽19中延伸。栅极介电层14a和栅极金属化物14b形成HEMT器件1的栅极区域14。根据又一实施例(未示出)，半导体本体15，如其中容纳的有源区域15a可以根据需要包括GaN或GaN合金的单层或多层，其适当地进行掺杂或者为本征类型。导电材料(例如，金属)的源极区域16和漏极区域18在异质结构7之上延伸并与异质结构7接触。根据不同实施例，源极区域16和漏极区域18可以是凹陷类型，即，穿入半导体本体15的一部分中。栅极区域14在对应于有源区域15a的区域中延伸。在使用中，当栅极区域14利用高于阈值电压Vth的电压VG偏置时，在源极区域16和漏极区域18之间创建导电沟道22(通过箭头示意性表示)，在栅极区域14下方，所述沟道在方向Z上穿过电阻层6并在方向X上穿过导电层4。以这种方式，通过电阻层6(p-GaN)的电流的路径被最小化，并且导电状态阻抗(RON)被优化。图2的HEMT器件1’的操作及其对应优势与上文参照图1的HEMT器件1所描述的相似。图3示出了根据本公开的又一实施例的HEMT30。HEMT30类似于图1的HEMT1(相同的元件不再进行描述，并且通过相同的参考标号来表示)。然而，在这种情况下，图1中表示的GaN的导电层4被包括铝的氮化镓的化合物(诸如AlGaN)所代替。此外，在导电层4(例如由AlGaN制成)和衬底2之间延伸的是用于在栅极区域14下方形成又一异质结或异质结构37的氮化镓层35。除了前面提到的优点之外，这种技术方案的优点在于，在栅极区域14下方存在又一异质结构37能够形成二维电子气(2DEG)的层，这进一步降低了HEMT器件30的导通状态阻抗RON的值。图4示出了根据本公开的又一实施例的HEMT器件40。在衬底2和缓冲层3上，HEMT器件40具有通过沟道层44和阻挡层46形成的异质结构。沟道层44例如是本征氮化镓(GaN)，并且阻挡层46例如是本征氮化铝镓(AlGaN)。凹陷类型的栅极区域48在源极区域45和漏极区域47之间延伸。在阻挡层46上，源极区域45和漏极区域47在栅极区本文档来自技高网...

【技术保护点】
一种常闭型电子器件，包括：半导体本体(15)，位于平面(XY)中，包括缓冲区域(11)和在所述缓冲区域(11)之上延伸的异质结构(7)；凹陷类型的栅电极(14)，沿着与所述平面(XY)正交的方向(X)至少部分地穿过所述缓冲区域(11)在所述半导体本体(15)中延伸；第一工作电极(16)和第二工作电极(18)，在所述栅电极(14)的相应侧处延伸；以及有源区域(15a)，在所述栅电极旁边和下侧在所述缓冲区域(11)中延伸，并且被配置为在其中所述栅电极(14)和所述第一工作电极(16)之间的电压大于阈值电压(V

【技术特征摘要】
2015.11.24 IT 1020150000761511.一种常闭型电子器件，包括：半导体本体(15)，位于平面(XY)中，包括缓冲区域(11)和在所述缓冲区域(11)之上延伸的异质结构(7)；凹陷类型的栅电极(14)，沿着与所述平面(XY)正交的方向(X)至少部分地穿过所述缓冲区域(11)在所述半导体本体(15)中延伸；第一工作电极(16)和第二工作电极(18)，在所述栅电极(14)的相应侧处延伸；以及有源区域(15a)，在所述栅电极旁边和下侧在所述缓冲区域(11)中延伸，并且被配置为在其中所述栅电极(14)和所述第一工作电极(16)之间的电压大于阈值电压(Vth)的第一操作条件下容纳用于在所述第一工作电极和所述第二工作电极之间的电流流动的导电路径，其特征在于，所述缓冲区域(11)中的所述有源区域容纳电阻区域(6)，所述电阻区域被配置为在其中所述栅电极(14)和所述第一工作电极(16)之间的电压低于所述阈值电压(Vth)的第二操作状态下阻碍电流在所述第一工作电极和所述第二工作电极之间流动，其中，所述电阻区域(6)至少部分地在所述有源区域(15a)中延伸，并且所述栅电极(14)在所述半导体本体(15)中沿着所述方向(Z)延伸至等于或大于所述电阻区域(6)达到的最大深度的深度。2.根据权利要求1所述的常闭型电子器件，其中，所述异质结构(7)包括：如下材料的沟道层(10；44)，该材料是包括氮化物的通过III-V族的元素形成的化合物；以及电子供应层(9；46)，在所述沟道层之上延伸。3.根据权利要求1或2所述的常闭型电子器件，其中，所述电阻区域(6)是在所述栅电极(14)和所述第一工作电极(16)之间延伸和/或在所述栅电极(14)和所述第二工作电极(18)之间延伸的P型的注入区域。4.根据权利要求3所述的常闭型电子器件，其中，所述电阻区域(6)具有包括在1015离子/cm3和1020离子/cm3之间的掺杂物种类的浓度。5.根据权利要求1所述的常闭型电子器件，其中，所述电阻区域(6)是在所述异质结构(7)下方延伸的通过III-V族元素形成且具有P型掺杂的化合物的沉积层。6.根据前述权利要求中任一项所述的常闭型电子器件，其中：所述半导体本体(15)还包括半导体衬底(2)；所述缓冲区域(11)在所述衬底(2)之上延伸并且还包括导电层(4)，所述导电层为本征类型或N型掺杂的III-V族元素形成的化合物；所述电阻区域(6)在所述导电层(4)上延伸；并且所述栅电极(14)在所述半导体本体(15)中延伸直到其到达和/或穿入所述导电层(4)。7.根据权利要求1至5中任一项所述的常闭型电子器件，其中，所述半导体本体(15)还包括：半导体衬底(2)；以及界面层(3)，所述界面层为通过III-V族元素形成的化合物并且在所述衬底(2)和所述缓冲区域(11)之间延伸，所述栅电极(14)在所述半导体本体(15)中延伸直...

【专利技术属性】
技术研发人员：F·尤克拉诺，A·帕蒂，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：意大利,IT