【技术实现步骤摘要】
本专利技术涉及半导体制造
，尤其涉及一种晶体管的形成方法。
技术介绍
随着半导体制造技术的飞速发展，半导体器件正朝着更高的元件密度以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短。然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术主要通过提高载流子迁移率来提高半导体器件性能。当载流子的迁移率提高，晶体管的驱动电流提高，则晶体管中的漏电流减少，而提高载流子迁移率的一个关键要素是提高晶体管沟道区中的应力，因此提高晶体管沟道区的应力可以极大地提高晶体管的性能。现有技术提高晶体管沟道区应力的一种方法为：在晶体管的源区和漏区形成应力层。其中，PMOS晶体管的应力层材料为硅锗(SiGe)，由于硅锗和硅具有相同的晶格结构，即“金刚石”结构，而且在室温下，硅锗的晶格常数大于硅的晶格常数，因此硅和硅锗之间存在晶格失配，使应力层能够向沟道区提供压应力，从而提高PMOS晶体管沟道区的载流子迁移率性能。相应地，NMOS晶体管的应力层材料为碳化硅(SiC)，由于在室温下，碳化硅的晶格常数小于硅的晶格常数，因此硅和碳化硅之间存在晶格失配，能够向沟道区提供拉应力，从而提高NMOS晶体管的性能。然而，对于现有的源区和漏区形成有应力层的晶体管，其形貌不良、性...
【技术保护点】
一种晶体管的形成方法，其特征在于，包括：提供衬底，所述衬底表面具有栅极膜；在所述栅极膜表面形成掩膜层，所述掩膜层内掺杂有碳离子；以所述掩膜层为掩膜，刻蚀所述栅极膜直至暴露出衬底表面为止，形成栅极层；在所述栅极层和掩膜层的侧壁表面形成第一侧墙，所述第一侧墙内掺杂有碳离子；在所述栅极层和第一侧墙两侧的衬底内形成应力层。
【技术特征摘要】
1.一种晶体管的形成方法，其特征在于，包括：
提供衬底，所述衬底表面具有栅极膜；
在所述栅极膜表面形成掩膜层，所述掩膜层内掺杂有碳离子；
以所述掩膜层为掩膜，刻蚀所述栅极膜直至暴露出衬底表面为止，形成
栅极层；
在所述栅极层和掩膜层的侧壁表面形成第一侧墙，所述第一侧墙内掺杂
有碳离子；
在所述栅极层和第一侧墙两侧的衬底内形成应力层。
2.如权利要求1所述的晶体管的形成方法，其特征在于，所述掩膜层的形成
工艺包括：在所述栅极膜表面形成掩膜薄膜；对所述掩膜薄膜进行离子注
入，在所述掩膜薄膜内掺杂碳离子；在所述离子注入工艺之后，刻蚀部分
所述掩膜薄膜，暴露出部分所述栅极膜表面，形成所述掩膜层。
3.如权利要求2所述的晶体管的形成方法，其特征在于，对所述掩膜薄膜进
行的离子注入工艺包括：注入剂量为1E3atoms/cm2～1E6atoms/cm2，能量
为5KeV～50KeV。
4.如权利要求2所述的晶体管的形成方法，其特征在于，还包括：在对所述
掩膜表面进行离子注入工艺之后，刻蚀部分掩膜薄膜之前，在所述掩膜薄
膜表面形成保护膜；在所述离子注入工艺之后，刻蚀部分所述保护膜和掩
膜薄膜，形成掩膜层、以及位于掩膜层表面的保护层。
5.如权利要求4所述的晶体管的形成方法，其特征在于，所述保护层的材料
为氧化硅；所述保护层的厚度为5纳米～100纳米。
6.如权利要求1所述的晶体管的形成方法，其特征在于，所述掩膜层的材料
包括氮化硅；所述掩膜层的厚度为5纳米～100纳米。
7.如权利要求1所述的晶体管的形成方法，其特征在于，所述第一侧墙的形
成工艺包括：在所述衬底、栅极层和掩膜层表面形成第一侧墙膜；对所述
第一侧墙膜进行离子注入，在所述第一侧墙膜内掺杂碳离子；在所述离子
注入工艺之后，回刻蚀所述第一侧墙膜，直至暴露出衬底表面为止，形成
\t第一侧墙。
8.如权利要求7所述的晶体管的形成方法，其特征在于，对所述第一侧墙膜
进行的离子注入工艺包括：注入剂量为1E3atoms/cm2～1E6atoms/cm2，能
量为5KeV～50KeV。
9.如权利要求7所述的晶体管的形成方法，其特征在于，所述第一侧墙膜的
材料包...
【专利技术属性】
技术研发人员：韩秋华，陈杰，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。