晶体管的形成方法技术

一种晶体管的形成方法，包括：提供衬底，所述衬底表面具有伪栅极结构，所述伪栅极结构包括：位于衬底表面的伪栅介质层、以及位于伪栅介质层表面的伪栅极层；在所述衬底和伪栅极结构表面形成停止层，所述停止层内具有掺杂离子；在所述停止层表面形成介质层，所述介质层表面与位于伪栅极层顶部的停止层表面齐平；去除伪栅极层顶部的停止层、伪栅极层和伪栅介质层，在所述介质层内形成开口；在所述开口内形成栅介质层和栅极层，所述栅介质层位于开口的侧壁和底部表面，所述栅极层位于栅介质层表面且形成填充满所述开口。所形成的晶体管的性能稳定、形貌良好。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种。
技术介绍
随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS(Metal Oxide Semiconductor,金属-氧化物-半导体)器件的尺寸不断地缩小，以此满足集成电路发展的小型化和集成化的要求。在MOS晶体管器件的尺寸持续缩小的过程中，现有工艺以氧化硅或氮氧化硅作为栅介质层的工艺受到了挑战。以氧化硅或氮氧化硅作为栅介质层所形成的晶体管出现了一些问题，包括漏电流增加以及杂质的扩散，从而影响晶体管的阈值电压，进而影响半导体器件的性能。为解决以上问题，以高K栅介质层和金属栅构成的晶体管被提出，即高K金属栅(HKMG, High K Metal Gate)晶体管。所述高K金属栅晶体管采用高K (介电常数)材料代替常用的氧化硅或氮氧化硅栅介质材料，能够在缩小晶体管尺寸的同时，减小漏电流的产生，并提闻晶体管的性能。具体地，请参考图1，图1是一种高K金属栅晶体管的剖面结构示意图，包括:位于衬底100表面的介质层105和栅极结构110，所述栅极结构110的顶部表面与所述介质层105的表面齐平，所述栅极结构110包括:位于衬底100表面的高K栅介质层101，位于高K栅介质层101表面的金属栅103,位于高K栅介质层101和金属栅103两侧的衬底100表面的侧墙104 ;位于所述栅极结构两侧的衬底100内的源区和漏区106。然而，现有技术所形成的高K金属栅晶体管的性能不稳定。
技术实现思路
本专利技术解决的问题是提供一种，改善所形成的晶体管的形貌、提高所形成的晶体管的性能。为解决上述问题，本专利技术提供一种，包括:提供衬底，所述衬底表面具有伪栅极结构，所述伪栅极结构包括:位于衬底表面的伪栅介质层、以及位于伪栅介质层表面的伪栅极层；在所述衬底和伪栅极结构表面形成停止层，所述停止层内具有掺杂离子；在所述停止层表面形成介质层，所述介质层表面与位于伪栅极层顶部的停止层表面齐平；去除伪栅极层顶部的停止层、伪栅极层和伪栅介质层，在所述介质层内形成开口 ；在所述开口内形成栅介质层和栅极层，所述栅介质层位于开口的侧壁和底部表面，所述栅极层位于栅介质层表面且形成填充满所述开口。可选的，所述停止层的材料为氮化硅，所述掺杂离子为碳离子。可选的，所述停止层内的掺杂离子的浓度为0.5E15原子/平方厘米?12E15原子/平方厘米。可选的，在停止层内掺杂所述掺杂离子的工艺为离子注入工艺或原位掺杂工艺。可选的，当在停止层内掺杂所述掺杂离子的工艺为离子注入工艺时，注入能量为200电子伏特?50千电子伏特。可选的，去除伪栅极层顶部的停止层、伪栅极层和伪栅介质层的工艺包括:刻蚀伪栅极层顶部的停止层，直至暴露出伪栅极层顶部表面为止；在刻蚀伪栅极层顶部的停止层之后，刻蚀所述伪栅极层和伪栅介质层，直至暴露出衬底表面为止。可选的，所述伪栅介质层的材料为氧化硅，所述伪栅极层的材料为多晶硅。可选的，所述伪栅介质层的形成工艺包括热氧化工艺。可选的，去除伪栅介质层的工艺为湿法刻蚀工艺或干法刻蚀工艺。可选的，还包括:形成栅介质层之前，在所述开口的侧壁和底部表面形成衬垫氧化层，所述栅介质层形成于所述衬垫氧化层表面。可选的，所述衬垫氧化硅层的材料为氧化硅，所述衬垫氧化层的形成工艺为化学气相沉积工艺。可选的，所述栅介质层和栅电极层的形成工艺包括:在介质层表面、以及开口的侧壁和底部表面沉积栅介质膜；在栅介质膜表面沉积填充满开口的栅极膜；采用化学机械抛光工艺平坦化所述栅极膜和栅介质膜，直至暴露出介质层表面为止，所述栅极膜形成栅极层，所述栅介质膜形成栅介质层。可选的，所述栅介质层的材料为高K介质材料，所述栅极层的材料为金属。可选的，所述伪栅极结构还包括:位于所述伪栅极层和伪栅介质层两侧的侧壁表面和衬底表面的侧墙。可选的，所述介质层的材料为氧化硅，所述介质层的形成工艺包括:在停止层表面沉积介质膜；采用化学机械抛光工艺平坦化所述介质膜，直至暴露出伪栅极层顶部表面的停止层，形成介质层。可选的，还包括:在形成停止层之前，所述伪栅极结构两侧的衬底内形成源区和漏区。与现有技术相比，本专利技术的技术方案具有以下优点:本专利技术的中，在所述衬底和伪栅极结构表面形成停止层，所述停止层内具有掺杂离子，后续形成的介质层表面与位于伪栅极层顶部的停止层表面齐平。为了去除伪栅极层和伪栅介质层，需要首先去除伪栅极层顶部的停止层，则位于伪栅极结构侧壁表面的停止层顶部与伪栅极层表面齐平，且所述介质层表面高于停止层顶部和伪栅极层表面。在去除伪栅极层后，去除伪栅介质层的过程中，由于所述停止层内具有掺杂离子，使停止层的刻蚀速率降低，所述停止层的顶部表面不会受到削减；同时，所述介质层的表面在去除伪栅介质层的过程中相应降低，直至与所述停止层的顶部表面齐平。因此，在去除所述伪栅介质层之后，所述停止层和介质层表面能够保持平坦，后续形成的栅极层和栅介质层的材料不易残留于停止层和介质层表面，保证了所形成的晶体管性能稳定；而且，无需对晶体管的形成过程进行过多改变即能够达到改善晶体管性能的效果。进一步，所述停止层的材料为氮化硅，所述掺杂离子为碳离子。由于所述伪栅介质层的材料为氧化硅，在去除所述伪栅介质层的刻蚀工艺中，所述刻蚀工艺对于掺杂有碳离子的氮化硅刻蚀速率极慢，因此在去除所述伪栅介质层之后，所述停止层的形貌和尺寸不会发生变化，而介质层表面能够相应降低至与停止层顶部齐平的位置，使得介质层和停止层的表面平坦干。【附图说明】图1是一种高K金属栅晶体管的剖面结构示意图；图2至图4是一种形成如图1所示的栅极结构的过程的剖面结构示意图；图5至图11是本专利技术实施例的晶体管的形成过程的剖面结构示意图。【具体实施方式】如
技术介绍
所述，现有技术所形成的高K金属栅晶体管的性能不稳定。经过研究发现，现有形成高K金属栅晶体管的工艺为后栅工艺(Gate Last)，而所述后栅工艺会对所形成的栅极结构的尺寸造成损害。具体请参考图2至图4，图2至图4是一种形成如图1所示的栅极结构110的过程的剖面结构示意图。请参考图2，提供衬底100，所述衬底100表面具有伪栅极结构120，所述伪栅极结构120包括:位于衬底表面的伪栅介质层121、位于伪栅介质层121表面的伪栅极层122、以及位于伪栅极层122和伪栅介质层121两侧衬底100表面的侧墙123，所述衬底100表面还具有介质层105，所述介质层105的表面与伪栅极层122的表面齐平。请参考图3，去除所述伪栅极层122 (如图2所示)，在所述介质层105内形成开口124。请参考图4，去除所述开口 124底部的伪栅介质层121 (如图3所示)。其中，由于伪栅极层122的材料为多晶硅，而衬底100通常采用硅衬底，因此伪栅极层122和衬底100之间的刻蚀选择性较差，因此需要在伪栅介质层121和衬底100当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种晶体管的形成方法，其特征在于，包括：提供衬底，所述衬底表面具有伪栅极结构，所述伪栅极结构包括：位于衬底表面的伪栅介质层、以及位于伪栅介质层表面的伪栅极层；在所述衬底和伪栅极结构表面形成停止层，所述停止层内具有掺杂离子；在所述停止层表面形成介质层，所述介质层表面与位于伪栅极层顶部的停止层表面齐平；去除伪栅极层顶部的停止层、伪栅极层和伪栅介质层，在所述介质层内形成开口；在所述开口内形成栅介质层和栅极层，所述栅介质层位于开口的侧壁和底部表面，所述栅极层位于栅介质层表面且形成填充满所述开口。

【技术特征摘要】

【专利技术属性】
技术研发人员：禹国宾，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31