A method of forming a transistor includes: providing a semiconductor substrate, a dielectric layer, a dielectric layer on the polysilicon layer is formed on a semiconductor substrate; power function adjustment of the polysilicon layer, forming a polysilicon layer on the gate function, along the length direction of the work function of the polysilicon layer is divided into a first region and a second power function function area, second function area is located in the first area on both sides of the work function, which, when the transistor is NMOS transistor when the work function of the second regions is higher than the work function of the work function of the first function area, when the transistor is PMOS transistor when the work function of the second function areas is lower than the work function of the first function area; a polysilicon layer is removed outside the work function of the polysilicon layer, a polysilicon layer as the rest of the work function of the gate; the source electrode and is formed on a semiconductor substrate on both sides of the gate Drain. Transistors using the present invention reduce or even eliminate short channel effects.
【技术实现步骤摘要】
晶体管的形成方法
本专利技术涉及半导体
,尤其涉及一种晶体管的形成方法。
技术介绍
在半导体
,晶体管作为最基本的半导体器件被广泛应用。在正常工作时,栅电极通电,栅电压产生电场控制源、漏间沟道区内载流子的产生。当栅电压达到晶体管的阈值电压时,使沟道区源端反型并允许沟道区中的载流子在源、漏间移动。例如,当晶体管为NMOS管时,栅电压为正电压,会吸引电子向栅极运动,从而形成导通沟道。但是,随着半导体器件的元件密度和集成度的提高,晶体管的栅极尺寸变得比以往更短,源、漏间的距离拉近,源端反型“消耗”大多数沟道区中的载流子,使得栅极中心区域相比边缘区域“分享”到的载流子量减少,栅极对沟道区在栅长方向上的控制不充分,进而影响到沟道区的导通。栅电压产生的电场对沟道区的控制能力下降,还会降低沟道区中的载流子迁移率,这种情形被称为短沟道效应,影响半导体器件的电学性能。在现有技术中,在最小化短沟道效应的尝试中,近来提出各种各样改善短沟道效应的方法,包括对栅极进行功函数调整以改善短沟道效应。然而,现有技术的对栅极进行功函数调整的方法虽然改善了短沟道效应,但是半导体器件的性能并没有得到明显提升。更多关于功函数调整方法的知识,请参照例2011年7月13日公开的公开号为CN1828902B的中国专利文献。
技术实现思路
本专利技术解决的问题是现有技术的功函数调整的方法并没有明显提升晶体管的性能。为解决上述问题,本专利技术提供一种新的晶体管的形成方法,包括:提供半导体衬底,在所述半导体衬底上形成有介质层、位于所述介质层上的多晶硅层;对用于作为栅极的多晶硅层部分进行功函数调整,形 ...
【技术保护点】
一种晶体管的形成方法,其特征在于,包括:提供半导体衬底,在所述半导体衬底上形成有介质层、位于所述介质层上的多晶硅层;对用于作为栅极的多晶硅层部分进行功函数调整,形成功函数多晶硅层,在沿栅长方向,所述功函数多晶硅层分为第一功函数区域和第二功函数区域,所述第二功函数区域位于第一功函数区域两侧,其中,当所述晶体管为NMOS晶体管时,所述第二功函数区域的功函数高于第一功函数区域的功函数,当所述晶体管为PMOS晶体管时,所述第二功函数区域的功函数低于第一功函数区域的功函数;去除所述功函数多晶硅层之外的多晶硅层部分,所述功函数多晶硅层作为栅极;在所述栅极两侧的半导体衬底中形成源极和漏极;所述对用于作为栅极的多晶硅层部分进行功函数调整的方法,包括:在所述多晶硅层上形成图形化的第一掩模层,定义栅极的位置;以所述图形化的第一掩模层为掩模,使用倾斜注入方法对多晶硅层进行功函数调整离子注入,其中,倾斜注入的方向与所述多晶硅层表面的夹角为锐角;或者,所述对用于作为栅极的多晶硅层部分进行功函数调整的方法,包括:在所述多晶硅层上形成图形化的第一掩模层,定义第一功函数区域的位置;以所述图形化的第一掩模层为掩模,对所 ...
【技术特征摘要】
1.一种晶体管的形成方法,其特征在于,包括:提供半导体衬底,在所述半导体衬底上形成有介质层、位于所述介质层上的多晶硅层;对用于作为栅极的多晶硅层部分进行功函数调整,形成功函数多晶硅层,在沿栅长方向,所述功函数多晶硅层分为第一功函数区域和第二功函数区域,所述第二功函数区域位于第一功函数区域两侧,其中,当所述晶体管为NMOS晶体管时,所述第二功函数区域的功函数高于第一功函数区域的功函数,当所述晶体管为PMOS晶体管时,所述第二功函数区域的功函数低于第一功函数区域的功函数;去除所述功函数多晶硅层之外的多晶硅层部分,所述功函数多晶硅层作为栅极;在所述栅极两侧的半导体衬底中形成源极和漏极;所述对用于作为栅极的多晶硅层部分进行功函数调整的方法,包括:在所述多晶硅层上形成图形化的第一掩模层,定义栅极的位置;以所述图形化的第一掩模层为掩模,使用倾斜注入方法对多晶硅层进行功函数调整离子注入,其中,倾斜注入的方向与所述多晶硅层表面的夹角为锐角;或者,所述对用于作为栅极的多晶硅层部分进行功函数调整的方法,包括:在所述多晶硅层上形成图形化的第一掩模层,定义第一功函数区域的位置;以所述图形化的第一掩模层为掩模,对所述多晶硅层进行功函数调整离子注入,在所述多晶硅层中形成第一功函数区域;去除所述第一功函数区域两侧的部分第一掩模层,去除的部分第一掩膜层下的多晶硅层作为第二功函数区域。2.如权利要求1所述晶体管的形成方法,其特征在于,所述去除第一功函数区域两侧的部分第...
【专利技术属性】
技术研发人员:鲍宇,
申请(专利权)人:中芯国际集成电路制造上海有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。