垂直晶体管及其制备方法技术

本发明专利技术提供一种垂直晶体管及其制备方法，包括：第一表面和与第一表面相对的第二表面；具有第一掺杂类型的漂移区域，所述漂移区域位于所述第一表面和所述第二表面之间；至少一个具有所述第一掺杂类型的源区，所述源区位于所述漂移区域和所述第一表面之间，相邻的所述源区之间设置有第一介质层；至少一个具有所述第一掺杂类型的漏区，所述漏区位于所述漂移区域和所述第二表面之间，相邻的所述漏区之间设置有栅极，所述栅极包括栅电极以及位于所述栅电极与所述漂移区域之间的栅介质层，所述栅电极与所述第二表面之间设置有第二介质层。本发明专利技术中，源区、漏区以及漂移区域均具有第一掺杂类型，使得该晶体管为无结型晶体管，从而减小晶体管的功耗。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种垂直晶体管及其制备方法。
技术介绍
作为第三代半导体材料的典型代表宽禁带半导体，氮化镓(GaN)具有许多硅(Si)材料所不具备的优异性能，GaN是高频、高压、高温和大功率应用的优良半导体材料，在民用和军事领域具有广阔的应用前景。随着GaN技术的进步，特别是大直径硅基GaN外延技术的逐步成熟并商用化GaN功率半导体技术有望成为高性能低成功率技术解决方案，从而GaN的功率器件受到国际著名半导体厂商和研究单位的关注。
技术实现思路
本专利技术的目的在于，提供一种垂直晶体管及其制备方法，垂直晶体管为GaN的无结晶体管，减小晶体管的功耗。为解决上述技术问题，本专利技术一种垂直晶体管，包括：第一表面和与所述第一表面相对的第二表面；具有第一掺杂类型的漂移区域，所述漂移区域位于所述第一表面和所述第二表面之间；至少一个具有所述第一掺杂类型的源区，所述源区位于所述漂移区域和所述第一表面之间，相邻的所述源区之间设置有第一介质层；至少一个具有所述第一掺杂类型的漏区，所述漏区位于所述漂移区域和所述第二表面之间，相邻的所述漏区之间设置有栅极，所述栅极包括栅电极以及位于所述栅电极与所述漂移区域之间的栅介质层，所述栅电极与所述第二表面之间设置有第二介质层。可选的，还包括位于所述第一表面上的源电极以及位于所述第二表面上的漏电极。可选的，所述第一掺杂类型为N型。可选的，所述漂移区域为N型掺杂的GaN，厚度为2μm～50μm。可选的，所述源区为N型重掺杂的GaN，所述漏区为N型重掺杂的GaN。可选的，所述栅电极为Ti、TiN、Ta、TaN、W、Al、Cu、Ag、Ni、Au、Cr、多晶硅中的一种。可选的，所述栅介质层为氧化硅，所述栅介质层的厚度为2nm～50nm。可选的，所述第一介质层为氧化硅、氮氧化硅或氮化硅中的一种，所述第一介质层的厚度为20nm～100nm。。可选的，所述第二介质层为氧化硅、氮氧化硅或氮化硅中的一种，所述第二介质层的厚度为20nm～100nm。相应的，本专利技术还提供一种垂直晶体管的制备方法，包括：提供一图形化的半导体衬底；在部分所述图形化的半导体衬底上形成第一介质层，在剩余的部分所述图形化的半导体衬底上形成源区，所述源区具有第一掺杂类型；形成漂移层和漏区膜层，所述漂移层覆盖所述第一介质层和所述漏区，所述漏区膜层覆盖所述漂移层，所述漂移层和漏区膜层具有所述第一掺杂类型；刻蚀所述漏区膜层和所述漂移层形成沟槽，所述沟槽暴露所述漂移层，剩余的所述漂移层形成漂移区域，剩余的所述漏区膜层形成漏区；形成栅介质层和栅电极，栅介质层覆盖所述沟槽的底壁和侧壁，所述栅电极覆盖所述栅介质层并填充部分所述沟槽；形成第二介质层，所述第二介质层覆盖所述栅电极，并填充剩余的部分所述沟槽。可选的，形成所述栅介质层和所示栅电极的步骤包括：形成介质膜层和电极膜层，介质膜层覆盖所述沟槽的底壁和侧壁以及所述漏区，所述电极膜层覆盖所述介质膜层；平坦化所述电极膜层，所述电极膜层与所述介质膜层平齐；刻蚀所述介质膜层形成栅介质层，所述栅介质层暴露出所述漏区；去除部分所述电极膜层形成所述栅电极。可选的，还包括：形成漏电极，所述漏电极覆盖所述第二介质层、所述栅介质层以及所述漏区；去除所述图形化的半导体衬底；形成源电极，所述源电极覆盖所述第一介质层以及所述源区。可选的，所述图形化的半导体衬底的表面具有半球形或多边形的图形。本专利技术提供的垂直晶体管，包括源区、漂移区域、漏区、栅极，其中，源区、漏区以及漂移区域均具有第一掺杂类型，使得该晶体管为无结型晶体管，从而减小晶体管的功耗。并且，在栅极上施加电压，控制漂移区域中的载流子通过栅极之间的耗尽区，从而控制晶体管的开关。附图说明图1为本专利技术一实施例中垂直晶体管的剖面结构示意图；图2为本专利技术一实施例中制备垂直晶体管的方法流程图；图3为本专利技术一实施例中图形化的半导体衬底的剖面结构示意图；图4为本专利技术一实施例中第一介质层和源区的剖面结构示意图；图5为本专利技术一实施例中形成漂移层和漏区膜层的结构示意图；图6为本专利技术一实施例中沟槽的结构示意图；图7为本专利技术一实施例中形成介质膜层和电极膜层的结构示意图；图8为本专利技术一实施例中平坦化电极膜层的结构示意图；图9为本专利技术一实施例中形成栅介质层的结构示意图；图10为本专利技术一实施例中形成栅电极的结构示意图；图11为本专利技术一实施例中形成第二介质层的结构示意图；‘图12为本专利技术一实施例中形成漏电极的结构示意图；图13为本专利技术一实施例中垂直晶体管关断的结构示意图；图14为本专利技术一实施例中垂直晶体管导通的结构示意图。具体实施方式下面将结合示意图对本专利技术的垂直晶体管及其制备方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。本专利技术的核心思想在于，提供一种垂直晶体管，包括：第一表面和与所述第一表面相对的第二表面；具有第一掺杂类型的漂移区域，所述漂移区域位于所述第一表面和所述第二表面之间；至少一个具有所述第一掺杂类型的源区，所述源区位于所述漂移区域和所述第一表面之间，相邻的所述源区之间设置有第一介质层；至少一个具有所述第一掺杂类型的漏区，所述漏区位于所述漂移区域和所述第二表面之间，相邻的所述漏区之间设置有栅极，所述栅极包括栅电极以及位于所述栅电极与所述漂移区域之间的栅介质层，所述栅电极与所述第二表面之间设置有第二介质层。本专利技术中，源区、漏区以及漂移区域均具有第一掺杂类型，使得该晶体管为无结型晶体管，从而减小晶体管的功耗。下文结合附图对本专利技术的垂直晶体管及其制备方法进行描述。参考图1所示，图1为垂直晶体管200的剖面结构示意图，垂直晶体管200包括：第一表面201和与所述第一表面202相对的第二表面202。漂移区域230，所述漂移区域230位于所述第一表面201和所述第二表面202之间，漂移区域230具有第一掺杂类型，所述第一掺杂类型为N型。例如，所述漂移区域230为N型掺杂的GaN，漂移区域230的厚度为2μm～50μm。至少一个源区220，所述源区220位于所述漂移区域230和所述第一表面201之间，源区220具有所述第一掺杂类型，则所述源区220为N型重掺杂的GaN，源区220的厚度为10nm～50nm。并且，相邻的所述源区220之间设置有第一介质层210，第一介质层210用于将源区220隔离开来，第一介质层210为氧化硅、氮氧化硅或氮化硅中的一种，第一介质层210的厚度为20nm～100nm。至少一个漏区240，所述漏区240位于所述漂移区域230和所述第二表面202之间，漏区240具有所述第一掺杂类型，则所述漏区240为N型重掺杂的GaN，漏区240的厚度为10nm～50nm。相邻的所述漏区240之间设置有栅极300，所述栅极300包括栅电极260以及位于所述栅电极260与所述漂移区域230之间的栅介质层250，所述栅介质层250为氧化硅，所述栅介质层250的厚度为2nm～50nm，所述栅电极260为Ti、TiN、Ta、TaN、W、Al、Cu、Ag、Ni、Au、Cr、多晶硅中的一种。此外，所述栅电极260与所述第二本文档来自技高网...

【技术保护点】
一种垂直晶体管，其特征在于，包括：第一表面和与所述第一表面相对的第二表面；具有第一掺杂类型的漂移区域，所述漂移区域位于所述第一表面和所述第二表面之间；至少一个具有所述第一掺杂类型的源区，所述源区位于所述漂移区域和所述第一表面之间，相邻的所述源区之间设置有第一介质层；至少一个具有所述第一掺杂类型的漏区，所述漏区位于所述漂移区域和所述第二表面之间，相邻的所述漏区之间设置有栅极，所述栅极包括栅电极以及位于所述栅电极与所述漂移区域之间的栅介质层，所述栅电极与所述第二表面之间设置有第二介质层。

【技术特征摘要】
1.一种垂直晶体管，其特征在于，包括：第一表面和与所述第一表面相对的第二表面；具有第一掺杂类型的漂移区域，所述漂移区域位于所述第一表面和所述第二表面之间；至少一个具有所述第一掺杂类型的源区，所述源区位于所述漂移区域和所述第一表面之间，相邻的所述源区之间设置有第一介质层；至少一个具有所述第一掺杂类型的漏区，所述漏区位于所述漂移区域和所述第二表面之间，相邻的所述漏区之间设置有栅极，所述栅极包括栅电极以及位于所述栅电极与所述漂移区域之间的栅介质层，所述栅电极与所述第二表面之间设置有第二介质层。2.如权利要求1所述的垂直晶体管，其特征在于，还包括位于所述第一表面上的源电极以及位于所述第二表面上的漏电极。3.如权利要求1所述的垂直晶体管，其特征在于，所述第一掺杂类型为N型。4.如权利要求3所述的垂直晶体管，其特征在于，所述漂移区域为N型掺杂的GaN，厚度为2μm～50μm。5.如权利要求3所述的垂直晶体管，其特征在于，所述源区为N型重掺杂的GaN，所述漏区为N型重掺杂的GaN。6.如权利要求1所述的垂直晶体管，其特征在于，所述栅电极为Ti、TiN、Ta、TaN、W、Al、Cu、Ag、Ni、Au、Cr、多晶硅中的一种。7.如权利要求1所述的垂直晶体管，其特征在于，所述栅介质层为氧化硅，所述栅介质层的厚度为2nm～50nm。8.如权利要求1所述的垂直晶体管，其特征在于，所述第一介质层为氧化硅、氮氧化硅或氮化硅中的一种，所述第一介质层的厚度为20nm～100nm。。9.如权利要求1所述的垂直晶体管，其特征在于，所述第二介质层为氧化硅、氮氧化硅或氮化...

【专利技术属性】
技术研发人员：肖德元，张汝京，
申请(专利权)人：上海新昇半导体科技有限公司，
类型：发明
国别省市：上海;31