一种体区接触的ＳＯＩ晶体管结构及其制备方法技术

本发明专利技术提出了一种体区接触的ＳＯＩ晶体管结构及制备方法，所述方法包括：在ＳＯＩ上生成一硬掩模层；刻蚀可露出ＳＯＩ底部硅的开口；通过所述开口，对ＳＯＩ氧化层进行湿法刻蚀；在所述开口处，淀积一多晶硅层，并进行各向异性干法刻蚀；在所述开口处，淀积一绝缘介质层，并进行平整化处理；淀积并刻蚀形成栅叠层结构，通过离子注入形成晶体管的源、漏结。采用本发明专利技术能够有效形成ＳＯＩ场效应晶体管的体区接触，消除ＳＯＩ场效应晶体管的浮体效应，并改善ＳＯＩ晶体管及其集成电路的散热能力。

【技术实现步骤摘要】

本专利技术属于半导体及其制造
，尤其涉及一种体区接触的SOI晶体管结构 及制备方法。
技术介绍
近年来，以硅集成电路为核心的微电子技术得到了迅速的发展，集成电路芯片的 发展基本上遵循摩尔定律，即半导体芯片的集成度以每18个月翻一番的速度增长。可是随 着半导体芯片集成度的不断增加，MOS晶体管的沟道长度也在不断的缩短，当MOS晶体管的 沟道长度变得非常短时，短沟道效应会使半导体芯片性能劣化，甚至无法正常工作。传统的 硅集成电路芯片一般制作在体硅上。以绝缘体上的硅(SOI，Silicon on insulator)为衬底的大规模集成电路芯片从 90纳米技术节点开始被部分半导体公司制造。SOI集成电路芯片具有抗辐照能力强、器件 之间隔离简单、寄生电容小、抗闩锁效应强等优点。同时，SOI全耗尽型场效应晶体管在短 沟道效应的控制上有优异的表现，和体硅晶体管相比有更好的更高的可缩微性。因此，超薄 硅体SOI衬底以及制作在其上的全耗尽型场效应晶体管在未来的半导体集成电路中有着 很大的应用前景。与此同时，SOI集成电路芯片，特别是SOI全耗尽型场效应晶体管集成电路芯片也 有随之而来的缺点浮体效应和较低的散热能力。浮体效应导致场效应晶体管产生一定的 记忆效应，降低了集成电路运行的可靠性。因此，如何形成高效的SOI场效应晶体管的体区 接触是一个重要的课题。
技术实现思路
本专利技术所要解决的技术问题是，如何降低SOI结构中的浮体效应和提高散热能 力。为解决上述技术问题，本专利技术提出了一种体区接触的SOI晶体管结构，包括在刻 蚀掉SOI氧化层和SOI上部硅后填充有绝缘介质的第一结构，和SOI氧化层中在所述第一 结构附近的多晶硅层，所述多晶硅层将SOI底部硅与SOI上部硅连接在一起。优选地，所述SOI晶体管结构还包括在SOI表面上的长方形栅叠层结构。优选地，所述SOI晶体管结构还包括在SOI表面上的T形栅叠层结构，具体是指 在所述第一结构处，所述T形结构的栅叠层结构在竖向长方形的基础上增加了一块横向的 长方形。优选地，所述栅叠层结构至少包括一层栅绝缘层和一层栅导电层。另，本专利技术还提出了一种体区接触的SOI晶体管结构的制备方法，包括在SOI上 生成一硬掩模层，所述制备方法还包括步骤1，光刻、刻蚀一可露出SOI底部硅(1)的开口 ；步骤2，通过所述开口，对SOI氧化层(2)进行湿法刻蚀；3步骤3，在所述开口处，淀积一多晶硅层，并进行各向异性干法刻蚀；步骤4，在所述开口处，淀积一绝缘介质层，并进行平整化处理；步骤5，淀积并刻蚀形成栅叠层结构，通过离子注入形成晶体管的源、漏结。优选地，所述步骤5中的栅叠层结构覆盖所述开口。优选地，所述步骤2具体是指，用含氢氟酸的溶液对SOI中的氧化层(2)进行各向 同性湿法刻蚀，所述SOI中的氧化层(2)被横向刻蚀，横向刻蚀的距离由刻蚀时间进行控 制。优选地，所述横向刻蚀的距离小于所述晶体管的栅电极长度。优选地，所述步骤4中淀积的绝缘介质层，为二氧化硅层；所述对该介质层进行平 整化处理，采用的是化学机械抛光或刻蚀的方法。优选地，所述步骤5中栅叠层结构为长方形。 优选地，所述步骤5中栅叠层结构为T形，具体是指在所述开口处，所述T形结构 的栅叠层结构在竖向长方形的基础上增加了 一块横向的长方形。另，本专利技术还提出了一种集成电路芯片，所述芯片上包括至少一个所述SOI晶体 管结构的半导体器件。与传统的SOI晶体管结构相比，本专利技术的优势如下本专利技术所示的结构能够有效形成SOI场效应晶体管的体区接触，消除SOI场效应 晶体管的浮体效应；本专利技术所示结构使SOI场效应晶体管的体区和SOI衬底中的底部硅衬底接触，能 够改善SOI晶体管及其集成电路的散热能力；本专利技术所示结构及其制备方法使SOI场效应晶体管的体区和SOI衬底中的底部硅 衬底接触，能够最大限度地利用衬底的面积，提高芯片的集成度。附图说明图1是SOI衬底的平面图；图2是图1所示AA’方向的截面图；图3是在图2所示结构上淀积一硬掩模层后AA’方向的截面图；图4是在图3所示结构上通过光刻、刻蚀等工艺形成一开口的平面图；图5是图4所示AA’方向的截面图；图6是在图5所示结构上湿法刻蚀SOI中的氧化层后AA’方向的截面图；图7是在图6所示结构上淀积一多晶硅层并进行各向异性干法刻蚀后AA’方向的 截面图；图8是在图7所示结构上淀积一介质层并进行平整化处理后的平面图；图9是图8所示AA’方向的截面图；图10是在图9所示结构上刻蚀出有源区后的平面图；图11是图10所示AA’方向的截面图；图12是图10所示BB’方向的截面图；图13是在图11所示结构上淀积介质层并进行平整化处理后AA’方向的截面图；图14是在图13所示结构上刻蚀除去SOI表面的硬掩模层后AA’方向的截面4图15是在图14所示结构上淀积栅绝缘层、栅导电层后AA’方向的截面图；图16是在图15所示结构上刻蚀栅导电层和绝缘层后的平面图一；图17是图16所示AA’方向的截面图；图18是在图15所示结构上刻蚀栅导电层和绝缘层后的平面图二 ；图19是图18所示AA’方向的截面图；图20是本专利技术SOI晶体管结构制备方法的流程图。具体实施例方式本专利技术提出了一种体区接触的SOI晶体管结构，见图17，包括在刻蚀掉SOI氧化 层2和SOI上部硅3后填充有绝缘介质6的第一结构，和SOI氧化层2中在所述第一结构 附近的多晶硅层5，所述多晶硅层5将SOI底部硅1与SOI上部硅3连接在一起。所述SOI晶体管结构还包括在SOI表面上的长方形栅叠层结构，见图16和图17， 所述长方形栅叠层结构包括长方形栅绝缘层8和长方形栅导电层9。所述SOI晶体管结构还包括在SOI表面上的T形栅叠层结构，见图18和图19， 具体是指在所述第一结构处，所述T形栅叠层结构在BB’方向长方形的基础上增加了一块 AA'方向的长方形，所述T形栅叠层结构包括T形栅绝缘层8和T形栅导电层9。另，本专利技术还提出了一种集成电路芯片，所述芯片包括至少一个所述SOI晶体管 结构的半导体器件。另，本专利技术还提出了一种体区接触的SOI晶体管结构的制备方法，见图20，包括 在SOI衬底上生成一硬掩模层，所述制备方法还包括步骤1，光刻、刻蚀一可露出SOI底部硅的开口 ；步骤2，通过所述开口，对SOI氧化层进行湿法刻蚀；步骤3，在所述开口处，淀积一多晶硅层，并进行各向异性干法刻蚀；步骤4，在所述开口处，淀积一绝缘介质层，并进行平整化处理；步骤5，淀积并刻蚀形成栅叠层结构，通过离子注入形成晶体管的源、漏结。下面就上述制备方法进行具体说明实施例一本实施例包括图1至图17所示的工艺步骤步骤1，提供一块绝缘体上的硅(SOI，Silicon On Insulator)衬底，见图1和图 2，所述SOI衬底包括S0I底部硅1、SOI氧化层2和SOI上部硅3。步骤2，在所述SOI衬底即SOI上部硅3上淀积一硬掩模层4，见图3。所述硬掩模 层4为绝缘介质层，可为以下材料氮化硅(Si3N4)、二氧化硅(SiO2)、或者是氮化硅、二氧化 硅组成的多层结构。步骤3，通过光刻、刻蚀等工艺形成如图4和图5所示的开口。刻蚀时，除掉硬掩模 层4、SOI上部硅3和SOI氧化层2，露出SOI底部硅1。步骤4，通过所述开口湿本文档来自技高网...

【技术保护点】
一种体区接触的ＳＯＩ晶体管结构，其特征在于，包括：在刻蚀掉ＳＯＩ氧化层和ＳＯＩ上部硅后填充有绝缘介质的第一结构，和ＳＯＩ氧化层中在所述第一结构附近的多晶硅层，所述多晶硅层将ＳＯＩ底部硅与ＳＯＩ上部硅连接在一起。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴东平，张世理，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]