PMOS晶体管的形成方法技术

一种PMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有多个分立的栅极结构；在所述栅极结构的上表面和两侧形成第一侧墙；对相邻所述第一侧墙下方的半导体衬底进行氧化，形成氧化层；在所述栅极结构的上表面和两侧形成覆盖所述第一侧墙的第二侧墙，所述第一侧墙和第二侧墙的总厚度为目标侧墙的厚度；蚀刻所述氧化层及所述氧化层下方的半导体衬底，形成第一凹槽；去除剩余所述氧化层，直至在所述凹槽侧壁形成凹陷；蚀刻去除所述凹陷侧壁与所述凹槽底部之间的半导体衬底，直至形成西格玛形的第二凹槽；在所述第二凹槽内形成硅锗层。所述形成方法形成的PMOS晶体管性能提高。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，尤其涉及一种PMOS晶体管的形成方法。
技术介绍
现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率， 因此通过应力来提高MOS管的性能成为越来越常用的技术手段。具体地，通过适当控制应 力，可以提商载流子（NM0S晶体管中的电子，PMOS晶体管中的空穴）迁移率，从而提商驱动 电流，进而极大地提1? MOS晶体管的性能。 目前，通常米用嵌入式娃锗技术（Embedded SiGe Technology)形成PMOS晶体管的 源区和漏区，即在需要形成源区和漏区的区域先形成锗硅材料，然后再进行掺杂形成PMOS 晶体管的源区和漏区。形成所述锗硅材料是为了引入硅和锗硅（SiGe)之间晶格失配的压 应力，从而提高PMOS管的性能。 现有PMOS晶体管的形成方法请参考图1至图4。 请参考图1，提供半导体衬底，在半导体衬底上形成分立的栅极结构，图1中显示 了其中两个栅极结构为代表，其中第一个栅极结构包括栅介质层111和栅极112,第二个栅 极结构包括栅介质层121和栅极122。第一个栅极结构的上表面和侧面被侧墙113覆盖，第 二个栅极结构的上表面和侧面被侧墙123覆盖。 请参考图2,采用干法刻蚀工蚀刻位于侧墙113和侧墙123之间的半导体衬底形成 凹槽101。 请参考图3,利用湿法刻蚀工艺对凹槽101进行刻蚀，例如采用四甲基氢氧化铵 (TMH)溶液进行湿法刻蚀。由于TMH溶液沿（100)晶面和（110)晶面的刻蚀速度大于沿 (111)晶面的刻蚀速度，所以形成具有西格玛形（sigma)的凹槽102。 请参考图4,在凹槽102中填充形成外延锗硅层103。但是现有方法形成的PMOS 晶体管中，所形成的外延锗硅层103距离沟道区太远，两者之间的距离通常如图4中的距离 Dl所示（通常距离Dl大于丨〇〇人）。即现有方法形成的外延锗硅层103无法对沟道区施加 足够的应力，因此PMOS晶体管性能不好。
技术实现思路
本专利技术解决的问题是提供一种PMOS晶体管的形成方法，以提高PMOS晶体管性能。 为解决上述问题，本专利技术提供一种PMOS晶体管的形成方法，包括： 提供半导体衬底，所述半导体衬底表面具有多个分立的栅极结构； 在所述栅极结构的上表面和两侧形成第一侧墙； 对相邻所述第一侧墙下方的半导体衬底进行氧化，形成氧化层； 在所述栅极结构的上表面和两侧形成覆盖所述第一侧墙的第二侧墙，所述第一侧 墙和第二侧墙的总厚度为目标侧墙的厚度； 以所述第二侧墙为掩模，蚀刻所述氧化层及所述氧化层下方的半导体衬底，形成 第一凹槽，所述氧化层剩余部分位于所述第二侧墙下方且位于所述第一凹槽侧壁； 去除剩余所述氧化层，直至在所述凹槽侧壁形成凹陷； 蚀刻去除所述凹陷侧壁与所述凹槽底部之间的半导体衬底，直至形成西格玛形的 第二凹槽； 在所述第二凹槽内形成硅锗层； 在所述栅极结构一侧下方的所述硅锗层中形成源极，在所述栅极结构另一侧下方 的所述硅锗层中形成漏极。 可选的，所述第一侧墙的厚度范围为IOA~丨20 A。 可选的，所述第二侧墙的厚度范围为50 A~100 A。 可选的，所述氧化层的厚度范围为5人~50人。 可选的，形成所述氧化层采用的工艺为干法氧化工艺，所述干法氧化工艺采用的 气体包括氧气和臭氧的至少其中之一。 可选的，所述干法氧化工艺采用的温度范围为0°C~500°C。 可选的，形成所述氧化层采用的氧化工艺为湿法氧化工艺，所述湿法氧化工艺采 用的溶液包括过氧化氢溶液和臭氧溶液的至少其中之一。 可选的，去除剩余所述氧化层采用的溶液为氢氟酸。 可选的，去除剩余所述氧化层采用的温度为20°C~25°C。 可选的，蚀刻去除所述凹陷侧壁与所述凹槽底部之间的半导体衬底中，采用的溶 液包括氨水、四甲基氢氧化铵和四乙基氢氧化铵的至少其中之一。 与现有技术相比，本专利技术的技术方案具有以下优点： 本专利技术的技术方案先在栅极结构表面形成厚度较小的第一侧墙，然后在相邻第一 侧墙下方的半导体衬底表面形成氧化层，再形成第二侧墙覆盖第一侧墙，并以第二侧墙为 掩模蚀刻氧化层，并同时蚀刻氧化层下方的半导体衬底，形成第一凹槽，此时氧化层剩余部 分位于侧墙正下方，之后去除剩余氧化层形成凹陷，此后蚀刻凹陷侧壁与第一凹槽底部之 间的半导体衬底形成西格玛形的第二凹槽，所形成的第二凹槽侧壁距离沟道区区域的距离 大幅减小，因此，后续填充第二凹槽的外延锗硅层能够将应力近距离的作用在沟道区区域 上，使空穴迁移率提1?，从而提1? PMOS晶体管的性能。 进一步，所述第一侧墙的厚度为50A~120A，一方面保证在形成氧化层的过程中， 栅极结构不受影响，另一方面，保证氧化层到沟道区区域的距离较小，从而保证后续形成的 第二凹槽到所述沟道区区域的距离较小。 进一步，所述氧化层的厚度为51-50人，一方面保证后续去除氧化层时，形成的凹 陷具有足够高度，另一方面节省工艺时间。【附图说明】 图1至图4是现有PMOS晶体管的形成方法各步骤对应剖面结构示意图； 图5至图10是本专利技术实施例提供的PMOS晶体管的形成方法各步骤对应剖面结构 示意图。【具体实施方式】 正如
技术介绍
所述，现有PMOS晶体管中，外延锗硅层距离沟道区太远，因此无法 对沟道区施加足够的应力，PMOS晶体管性能不好。进一步分析可知，这是因为，现有PMOS晶 体管的形成方法所形成的侧墙厚度较大，在采用干法刻蚀工艺形成凹槽时，凹槽侧壁到沟 道区区域的距离较远。后续填充凹槽的外延锗硅层到沟道区区域的距离也较远，因此，外延 锗硅层无法很好地作用在沟道区区域。 为此，本专利技术提供一种新的PMOS晶体管的形成方法，所述方法通过先形成第一凹 槽，然后在第一凹槽侧壁形成凹陷，再对第一凹槽进行蚀刻形成第二凹槽。由于在整个工艺 过程中形成了所述凹陷，因此，在对第一凹槽进行蚀刻形成第二凹槽时，第二凹槽的侧壁能 够向两侧拓展，从而使第二凹槽到沟道区区域的距离减小，因此，最终填充第二凹槽的外延 锗硅层到沟道区区域的距离也减小，因此外延锗硅层对沟道区区域的应力作用增强，PMOS 晶体管的性能提1?。 为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术 的具体实施例做详细的说明。 请参考图5,提供半导体衬底200,半导体衬底200上具有多个分立的栅极结构 (未标注）。 图5中显示了两个栅极结构为代表，所述两个栅极结构分别为第一栅极结构和第 二栅极结构。其中，第一栅极结构包括栅介质层211和栅极212,第二栅极结构包括栅介质 层221和栅极222。第一栅极结构的上表面和侧面被侧墙213覆盖，第二栅极结构的上表面 和侧面被侧墙223覆盖。 半导体衬底200材料可以是硅衬底、锗硅衬底、III - V族元素化合物衬底、碳化硅 衬底或其叠层结构，或绝缘体上硅结构，或金刚石衬底，或本领域技术人员公知的其他半导 体材料衬底。具体的，本实施例中，所述半导体衬底200为硅衬底。 本实施例中，半导体衬底200中还可以形成有隔离结构，所述隔离结构可以是浅 沟槽隔离结构，或本领域技术人员公知的其他用于器件隔离或有源区隔离的隔离结构。 本实施例中，栅介质层211和栅介质层221的材料可以是氧化硅或氧化铪等高k 介质材料。 本实本文档来自技高网...

【技术保护点】
一种PMOS晶体管的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底表面具有多个分立的栅极结构；在所述栅极结构的上表面和两侧形成第一侧墙；对相邻所述第一侧墙下方的半导体衬底进行氧化，形成氧化层；在所述栅极结构的上表面和两侧形成覆盖所述第一侧墙的第二侧墙，所述第一侧墙和第二侧墙的总厚度为目标侧墙的厚度；以所述第二侧墙为掩模，蚀刻所述氧化层及所述氧化层下方的半导体衬底，形成第一凹槽，所述氧化层剩余部分位于所述第二侧墙下方且位于所述第一凹槽侧壁；去除剩余所述氧化层，直至在所述凹槽侧壁形成凹陷；蚀刻去除所述凹陷侧壁与所述凹槽底部之间的半导体衬底，直至形成西格玛形的第二凹槽；在所述第二凹槽内形成硅锗层；在所述栅极结构一侧下方的所述硅锗层中形成源极，在所述栅极结构另一侧下方的所述硅锗层中形成漏极。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘佳磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31