一种MOS晶体管轻掺杂漏区的形成方法技术

本发明专利技术提供一种MOS晶体管轻掺杂漏区的形成方法，包括：在形成多晶硅栅极的MOS晶体管表面淀积氮化硅层或二氧化硅层；在所述氮化硅层或二氧化硅层上涂光刻胶，经过曝光和显影后形成光刻胶图形；以所述光刻胶图形为掩膜对MOS晶体管进行源漏区的离子注入，形成源漏区；腐蚀所述氮化硅层或二氧化硅层，并以所述光刻胶图形为掩膜进行轻掺杂漏区的离子注入，形成轻掺杂漏区。该方法通过对工艺流程的优化，先生长氮化硅层(或二氧化硅层)形成侧墙，然后进行源漏极的光刻、离子注入，形成源漏极；再去除氮化硅(或二氧化硅层)，进行轻掺杂漏极的制作，省去了一层光刻，提高了工作效率，节约了成本。

【技术实现步骤摘要】

本专利技术涉及半导体芯片制造工艺
，特别涉及一种MOS晶体管轻掺杂漏区的形成方法。
技术介绍
半导体集成电路芯片的工艺制作利用批量处理技术，在同一硅衬底形成大量各种类型的复杂器件，并将其互相连接以具有完整的电子功能。随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，器件的高密度、小尺寸引发的各种效应对半导体工艺制作结果的影响也日益突出。金属-氧化物-半导体场效应晶体管(M0SFET，通常简称为MOS晶体管)，当工作在饱和区时其部分沟道被夹断，流过夹断区的载流子被大电场加快到很高的速度，形成所谓的热载流子；一些热载流子与晶格发生撞击后弹出沟道，其中一部分进入衬底形成衬底电流，另一部分进入栅氧化层；如果MOS晶体管继续工作，热载流子会引起其阈值电压逐渐偏移；这就是MOS晶体管的热载流子效应。对于短沟道晶体管，尤其容易受热载流子的影响。对于特征尺寸小于或等于1.2微米的集成电路(包括CMOS、BiCMOS和B⑶集成电路，这些集成电路由N型MOS晶体管(?OS晶体管)、P型MOS晶体管(PM0S晶体管)和其它半导体元件组成)，其最小沟道长度小于或等于1.2微米，容易受热载流子效应的影响，通常都采用轻掺杂漏区(LDD)结构避免这一问题。在MOS晶体管的制造中，轻掺杂漏极(LDD, Light-Doped Drain)的形成,通常情况是利用侧墙前的光刻、注入来完成，后续的源漏极的制作，需要再进行一次光刻和注入，但现有技术中MOS晶体管轻掺杂漏极的制造方法工艺步骤繁琐。
技术实现思路
本专利技术的目的在于提供一种MOS晶体管轻掺杂漏区的形成方法，优化了制作工艺，提高了工作效率，节约了成本。为了达到上述目的，本专利技术实施例提供一种MOS晶体管轻掺杂漏区的形成方法，包括:在形成多晶硅栅极的MOS晶体管表面淀积氮化硅层或二氧化硅层；在所述氮化硅层或二氧化硅层上涂光刻胶，经过曝光和显影后形成光刻胶图形；以所述光刻胶图形为掩膜对MOS晶体管进行源漏区的离子注入，形成源漏区；腐蚀所述氮化硅层或二氧化硅层，并以所述光刻胶图形为掩膜进行轻掺杂漏区的离子注入，形成轻掺杂漏区。其中，所述氮化硅层的生长温度为700至900°C之间，厚度为0.1至0.5um之间；所述二氧化硅层的生长温度为600至800°C之间，厚度为0.1至0.5um之间。其中，所述源漏区注入的离子为磷离子，剂量为1.0E15至1.0E16个/cm2，能量为10KEV 至 200KEV。其中，所述轻掺杂漏区注入离子是磷离子，剂量为1.0E13至5.0E14个/cm，能量为50KEV 至 150KEV。其中，腐蚀所述氮化硅层使用浓磷酸，腐蚀所述二氧化硅层使用氢氟酸。其中，形成所述轻掺杂漏区后还包括:将所述MOS晶体管进行去除光刻胶处理，并清洗。其中，形成多晶硅栅极的步骤具体包括:在MOS晶体管的场区形成场氧化层；在MOS晶体管的有源区形成栅氧化层；在所述栅氧化层上形成多晶硅层；在所述多晶硅层上涂光刻胶，并对所述多晶硅层进行曝光和显影，以显影后的光刻胶图形为掩膜，刻蚀多晶硅，形成多晶硅栅极；对所述MOS晶体管进行去除光刻胶处理，并清洗。其中，所述栅氧化层的生长温度为900°C至1100°C之间，所述栅氧化层的厚度为0.0lum 至 0.20um 之间。其中，所述多晶硅层的生长温度为500°C至700°C之间，所述多晶硅层的厚度为0.1um 至 0.8um 之间。本专利技术的上述技术方案至少具有如下有益效果:本专利技术实施例的MOS晶体管轻掺杂漏区的形成方法中，通过对工艺流程的优化，先生长氮化硅层(或二氧化硅层)形成侧墙，然后进行源漏极的光刻、离子注入，形成源漏极；再去除氮化硅(或二氧化硅层)，进行轻掺杂漏极的制作，省去了一层光刻，提高了工作效率，节约了成本。【附图说明】图1表示本专利技术实施例的MOS晶体管轻掺杂漏区的形成方法的基本步骤示意图；图2表TJK本专利技术实施例的MOS晶体管的多晶??圭極极的形成步骤TJK意图；图3表示本专利技术实施例的MOS晶体管的场氧化层的结构示意图；图4表示本专利技术实施例的MOS晶体管的栅氧化层的结构示意图；图5表示本专利技术实施例的MOS晶体管的多晶硅层的结构示意图；图6表示本专利技术实施例的MOS晶体管的氮化硅层的结构示意图；图7表示本专利技术实施例的MOS晶体管的源漏区的离子注入示意图；图8表示本专利技术实施例的MOS晶体管的去除氮化硅层后的示意图；图9表示本专利技术实施例的MOS晶体管的轻掺杂漏区的离子注入示意图。【具体实施方式】为使本专利技术要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。本专利技术针对现有技术中MOS晶体管的轻掺杂漏区的制作工艺复杂的问题，提供一种MOS晶体管轻掺杂漏区的形成方法，通过对工艺流程的优化，先生长氮化硅层(或二氧化硅层)形成侧墙，然后进行源漏极的光刻、离子注入，形成源漏极；再去除氮化硅(或二氧化硅层)，进行轻掺杂漏极的制作，省去了一层光刻，提高了工作效率，节约了成本。如图1所示，本专利技术实施例提供一种MOS晶体管轻掺杂漏区的形成方法，包括:步骤I，在形成多晶硅栅极的MOS晶体管表面淀积氮化硅层或二氧化硅层；步骤2，在所述氮化硅层或二氧化硅层上涂光刻胶，经过曝光和显影后形成光刻胶图形；步骤3，以所述光刻胶图形为掩膜对MOS晶体管进行源漏区的离子注入，形成源漏区；步骤4，腐蚀所述氮化硅层或二氧化硅层，并以所述光刻胶图形为掩膜进行轻掺杂漏区的离子注入，形成轻掺杂漏区。本专利技术的上述实施例中，步骤I中氮化硅层或二氧化硅层为绝缘层，一般采用低压化学气相淀积的方式，其中，淀积专指薄膜形成的过程中，并不消耗硅晶圆片或衬底材质本身。步骤2中根据上述光刻胶层的性质，对光刻胶层进行曝光及显影，得到图案化的光刻胶掩膜。其中曝光是指经光源作用将原始底片上的图案转移到底板上；显影是指通过适当溶剂处理，将未发生光聚合反应的光刻胶层部分冲掉。目前，光刻胶可分为正胶和负胶两种。负胶为曝光区发生交联反应，使得这种材料的物理性能，特别是溶解性、亲合性等发生明显变化，则非曝光的地方经适当的溶剂处理后被去除，即可得到所需图像；正胶则与负胶相反，曝光的地方可以通过显影液去除，得到所需的图像。本专利技术的上述实施例中，所述氮化硅层的生长温度为700至900°C之当前第1页1 2 本文档来自技高网...

【技术保护点】
一种MOS晶体管轻掺杂漏区的形成方法，其特征在于，包括：在形成多晶硅栅极的MOS晶体管表面淀积氮化硅层或二氧化硅层；在所述氮化硅层或二氧化硅层上涂光刻胶，经过曝光和显影后形成光刻胶图形；以所述光刻胶图形为掩膜对MOS晶体管进行源漏区的离子注入，形成源漏区；腐蚀所述氮化硅层或二氧化硅层，并以所述光刻胶图形为掩膜进行轻掺杂漏区的离子注入，形成轻掺杂漏区。

【技术特征摘要】

【专利技术属性】
技术研发人员：马万里，
申请(专利权)人：北大方正集团有限公司，深圳方正微电子有限公司，
类型：发明
国别省市：北京;11