一种半导体器件的制备方法技术

本发明专利技术涉及半导体制造技术领域，尤其涉及一种半导体器件的制备方法，包括如下步骤：提供一衬底；于衬底上方形成栅氧化层和覆盖栅氧化层的上表面的栅极结构，采用低频电场能量小于200W的SiN制程形成氮化硅层，以将衬底暴露的表面以及栅极结构的上表面及其侧壁予以覆盖。本发明专利技术采用低频电场能量小于200W的SiN制程在衬底暴露的表面以及栅极结构的上表面及其侧壁形成特殊氮化硅层，在使用低能量的基础上提高反应压力使氮化硅的沉积反应从电场能量驱动主导反应转变为气体热运动主导反应。同时通过各个参数的调整，保证足够大的RI值，以在形成氮化硅的过程中具有低等离子体轰击损伤的特点，从而有效解决了栅氧化层受损的问题。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及。
技术介绍
随着半导体制造技术的发展，半导体产品日趋小型化，对半导体器件的尺寸和速 度也有了更高的要求，而为了缩小器件尺寸，提高器件的速度，减小器件电流，增大阈值电 压，栅氧化层（gate oxide)厚度也需要不断降低，与此同时，保持栅氧化层完整性（Gate Oxide Integrity，简称G0I)显得至关重要，它直接影响和决定了器件的电学特性和可靠 性。 目前，SiN制程广泛应用在浮栅（floating gate) flash晶圆的层间介质层（Inter Layer Dielectric，简称ILD)沟槽填充制程前。这层氮化娃薄膜有保护下层元件，阻挡沟 槽填充及减小接触孔（Contact hole，简称CT)蚀刻制程中的等离子（plasma)损伤效应的 作用，并为接触孔蚀刻提供阻挡层，而现有使用普通SIN制程的flash产品普遍遭受GOI Vramp (电压扫描）失效的问题。业界目前针对GOI Vramp失效无特别有效的方法。 在ILD SiN和HDP (High Density Plasma，高密度等离子体）制程中，本文档来自技高网...

【技术保护点】
一种半导体器件的制备方法，其特征在于，包括如下步骤：提供一衬底；于所述衬底上方形成栅氧化层和栅极结构，所述栅极结构覆盖所述栅氧化层的上表面；利用SiN制程制备将所述衬底暴露的表面、所述栅极结构的上表面及所述栅极结构的侧壁均予以覆盖的氮化硅层；以及所述SiN制程中的低频电场能量小于200W。

【技术特征摘要】

【专利技术属性】
技术研发人员：史葆锋，梁富堂，方嵩，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北;42