半导体器件及其制造方法技术

一种半导体器件及其制造方法，所述制造方法包括：形成具有掺杂离子的衬底，包括器件区域和围绕器件区域的保护环区域；在保护环区域的衬底内形成与衬底的掺杂离子类型不同的深阱埋层；在深阱埋层上方的保护环区域衬底内形成环绕保护环区域的第一阱区以及环绕第一阱区的第二阱区，第一阱区和第二阱区均与深阱埋层相连并延伸至衬底表面，且掺杂离子类型与衬底不同；在衬底表面形成保护环结构。本发明专利技术通过形成深阱埋层、第一阱区和第二阱区，构成封闭的抗干扰护栏，由于深阱埋层、第一阱区和第二阱区的掺杂离子类型与衬底不同，因此构成的抗干扰护栏可以隔绝保护环区域的衬底，从而防止干扰信号通过保护环结构进入衬底内而影响其他器件的电学性能。

Semiconductor device and manufacturing method thereof

A semiconductor device and its manufacturing method, the manufacturing method includes: forming a substrate with doped ions, including device area and protection device area around the ring area; deep well with different doping type substrate buried layer is formed on the substrate protection ring in a region; in the deep well buried protective layer above the ring area in the substrate to form a first well region around the region and around the protection ring second well region the first well region, the first and second well area and deep well buried layer is connected and extends to the surface of the substrate, and the substrate doping type and different substrate surface; in forming a protective ring structure. The invention is formed by deep well buried layer, first and second well area, to form a closed anti interference fence, because of deep well buried layer and doping type and substrate first and second well area is different, therefore constitutes interference barrier can be isolated from the protection substrate ring region, thereby preventing electrical properties of interference the signal and the impact of other devices through the protection ring structure into the substrate within the.

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术涉及半导体领域，尤其涉及一种半导体器件及其制造方法。
技术介绍
半导体器件的保护环结构主要用于保护芯片在切割时不受损坏，防止切割时因刀片产生的裂痕损坏到芯片。所述保护环结构一般为接触孔、通孔、金属层相叠形成的一个金属屏蔽环，所述保护环结构与芯片具有一定的间距，与硅片的切割道也有一定的距离。其中，根据器件的不同，所述间距和距离也会相应不同。所述保护环结构除了在切割时起到保护芯片的作用外，也能起到其他作用，例如屏蔽芯片外的干扰，可以防止潮气从侧面断口进入芯片内等。但是现有技术形成的保护环结构容易使半导体器件的电学性能下降。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及其制造方法，提高半导体器件的电学性能。为解决上述问题，本专利技术提供一种半导体器件的制造方法。包括如下步骤：形成衬底，所述衬底中具有掺杂离子，所述衬底包括器件区域和围绕所述器件区域的保护环区域；在所述保护环区域的衬底内形成环绕所述保护环区域的深阱埋层，所述深阱埋层的掺杂离子类型与所述衬底的掺杂离子类型不同；在所述深阱埋层上方的保护环区域衬底内形成环绕所述保护环区域的第一阱区以及环绕所述第一阱区的第二阱区，所述第一阱区和第二阱区均与所述深阱埋层相连并延伸至所述衬底表面，所述第一阱区和第二阱区的掺杂离子类型与所述衬底的掺杂离子类型不同；在所述第一阱区、第二阱区以及深阱埋层围成的衬底内形成重掺杂区；在所述衬底上形成保护环结构，所述保护环结构与所述重掺杂区相连接。可选的，所述衬底为P型衬底；所述深阱埋层、第一阱区和第二阱区的掺杂离子类型为N型；所述重掺杂区的掺杂离子类型为P型。可选的，形成所述深阱埋层的步骤包括：对所述保护环区域的衬底进行第一离子注入工艺，形成环绕所述保护环区域的深阱埋层；所述第一离子注入工艺的参数包括：注入的离子为磷离子、砷离子或锑离子，注入的离子能量为100Kev至1000Kev，注入的离子剂量为1E12至1E14原子每平方厘米。可选的，形成所述第一阱区和第二阱区的步骤包括：对所述保护环区域的衬底进行第二离子注入工艺，形成环绕所述保护环区域的第一阱区以及环绕所述第一阱区的第二阱区；所述第二离子注入工艺的参数包括：注入的离子为磷离子、砷离子或锑离子，注入的离子能量为100Kev至500Kev，注入的离子剂量为5E12至1E14原子每平方厘米。可选的，通过重掺杂注入工艺形成所述重掺杂区；所述重掺杂注入工艺的参数包括：注入的离子为硼离子、镓离子或铟离子，注入的离子能量为1ev至100Kev，注入的离子剂量为5E14至1E16原子每平方厘米。可选的，在所述衬底表面形成保护环结构的步骤包括：在所述保护环区域的衬底表面形成层间介质层；在所述层间介质层内形成贯穿其厚度的接触孔栓塞，所述接触孔栓塞与所述重掺杂区相连接；在所述层间介质层表面形成金属互连层，所述金属互连层与所述接触孔栓塞相连接。可选的，形成所述金属互连层包括：在所述层间介质层上依次形成多层金属层；形成所述金属层的步骤包括：在所述层间介质层上形成围绕所述器件区域的多圈金属线，在平行于所述衬底方向上，相邻圈金属线之间具有一预设间距。可选的，所述多层金属层的预设间距相等。可选的，所述预设间距为500μm至1000μm。可选的，所述保护环区域为方形，包括四个拐角区域；对所述保护环区域的衬底进行第一离子注入工艺的步骤包括：在所述衬底表面形成第一图形层，所述第一图形层覆盖所述器件区域和保护环区域的四个拐角区域；对所述第一图形层暴露出的衬底进行第一离子注入工艺，在所述衬底内形成深阱埋层；去除所述第一图形层。可选的，在所述衬底表面形成保护环结构之后，还包括：在所述保护环结构表面形成连接金属层，所述连接金属层接地。可选的，所述连接金属层的材料为铝。相应的，本专利技术还提供一种采用上述方法形成的半导体器件，包括：衬底，所述衬底中具有掺杂离子，所述衬底包括器件区域和围绕所述器件区域的保护环区域；深阱埋层，位于所述保护环区域的衬底内且环绕所述保护环区域，所述深阱埋层的掺杂离子类型与所述衬底的掺杂离子类型不同；阱区，位于所述深阱埋层上方的保护环区域衬底内，包括环绕所述保护环区域的第一阱区以及环绕所述第一阱区的第二阱区，所述第一阱区和第二阱区均与所述深阱埋层相连并延伸至所述衬底表面，所述第一阱区和第二阱区的掺杂离子类型与所述衬底的掺杂离子类型不同；重掺杂区，位于所述第一阱区、第二阱区以及深阱埋层围成的衬底内；保护环结构，位于所述衬底上且与所述重掺杂区相连接。可选的，所述衬底为P型衬底；所述深阱埋层、第一阱区和第二阱区的掺杂离子类型为N型；所述重掺杂区的掺杂离子类型为P型。可选的，所述保护环结构包括：位于所述保护环区域的衬底表面的层间介质层；位于所述层间介质层内且贯穿其厚度的接触孔栓塞，所述接触孔栓塞与所述重掺杂区相连接；位于所述层间介质层表面的金属互连层，所述金属互连层与所述接触孔栓塞相连接。可选的，所述金属互连层包括：依次位于所述层间介质层上的多层金属层；所述金属层包括：位于所述层间介质层上且围绕所述器件区域的多圈金属线，在平行于所述衬底方向上，相邻圈金属线之间具有一预设间距。可选的，所述多层金属层的预设间距相等。可选的，所述预设间距为500μm至1000μm。可选的，所述半导体器件还包括：位于所述保护环结构表面的连接金属层，所述连接金属层接地。可选的，所述连接金属层的材料为铝。与现有技术相比，本专利技术的技术方案具有以下优点：在所述衬底表面形成保护环结构，所述保护环结构与所述重掺杂区相连接，干扰信号容易从所述保护环结构经所述重掺杂区进入衬底内，而器件区域与保护环区域的衬底为同一衬底，干扰信号进入衬底后，容易对其他器件产生影响。本专利技术通过形成与衬底掺杂离子类型不同的深阱埋层、第一阱区和第二阱区，构成封闭的抗干扰护栏，由于所述深阱埋层、第一阱区和第二阱区的掺杂离子类型与衬底的掺杂离子类型不同，因此构成的抗干扰护栏可以隔绝所述保护环区域的衬底，从而防止干扰信号通过所述保护环结构进入衬底内而影响其他器件的电学性能。可选方案中，在所述保护环结构表面形成连接金属层，所述连接金属层接地，由于干扰信号来自于电势的高低差，因此，通过使所述连接金属层接地，可以防止在保护环结构中存在电势差，从而可以避免干扰信号的产生，进而提高半导体器件的电学性能。可选方案中，所述保护环区域为方形，包括四个拐角区域，所述拐角区域的衬底内未形成所述深阱埋层、第一阱区和第二阱区，即未形成由所述深阱埋层、第一阱区和第二阱区构成的抗干扰护栏，由于在形成保护环结构的刻蚀工艺中容易聚等离子，因此通过使拐角区域的保护环结构与衬底相连通，可以通过所述拐角区域的保护环结构释放等离子体，避免等离子体聚集引起的器件等离子体损伤。可选方案中，同层金属互连层由围绕所述器件区域的多圈金属线构成，在平行于衬底方向上，相邻圈金属线之间的间距为500μm至1000μm，干扰信号进入保护环结构后，经过所述多圈金属线而被逐渐消除，从而防止干扰信号在所述保护环结构内传输，进一步提高了所述保护环结构抗干扰信号的能力。附图说明图1至图3是现有技术半导体器件的制造方法各步骤对应的结构示意图；图4至图12是本专利技术半导体器件的制造方法一实施例中各步骤对本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括：形成衬底，所述衬底中具有掺杂离子，所述衬底包括器件区域和围绕所述器件区域的保护环区域；在所述保护环区域的衬底内形成环绕所述保护环区域的深阱埋层，所述深阱埋层的掺杂离子类型与所述衬底的掺杂离子类型不同；在所述深阱埋层上方的保护环区域衬底内形成环绕所述保护环区域的第一阱区以及环绕所述第一阱区的第二阱区，所述第一阱区和第二阱区均与所述深阱埋层相连并延伸至所述衬底表面，所述第一阱区和第二阱区的掺杂离子类型与所述衬底的掺杂离子类型不同；在所述第一阱区、第二阱区以及深阱埋层围成的衬底内形成重掺杂区；在所述衬底上形成保护环结构，所述保护环结构与所述重掺杂区相连接。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：形成衬底，所述衬底中具有掺杂离子，所述衬底包括器件区域和围绕所述器件区域的保护环区域；在所述保护环区域的衬底内形成环绕所述保护环区域的深阱埋层，所述深阱埋层的掺杂离子类型与所述衬底的掺杂离子类型不同；在所述深阱埋层上方的保护环区域衬底内形成环绕所述保护环区域的第一阱区以及环绕所述第一阱区的第二阱区，所述第一阱区和第二阱区均与所述深阱埋层相连并延伸至所述衬底表面，所述第一阱区和第二阱区的掺杂离子类型与所述衬底的掺杂离子类型不同；在所述第一阱区、第二阱区以及深阱埋层围成的衬底内形成重掺杂区；在所述衬底上形成保护环结构，所述保护环结构与所述重掺杂区相连接。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述衬底为P型衬底；所述深阱埋层、第一阱区和第二阱区的掺杂离子类型为N型；所述重掺杂区的掺杂离子类型为P型。3.如权利要求2所述的半导体器件的制造方法，其特征在于，形成所述深阱埋层的步骤包括：对所述保护环区域的衬底进行第一离子注入工艺，形成环绕所述保护环区域的深阱埋层；所述第一离子注入工艺的参数包括：注入的离子为磷离子、砷离子或锑离子，注入的离子能量为100Kev至1000Kev，注入的离子剂量为1E12至1E14原子每平方厘米。4.如权利要求2所述的半导体器件的制造方法，其特征在于，形成所述第一阱区和第二阱区的步骤包括：对所述保护环区域的衬底进行第二离子注入工艺，形成环绕所述保护环区域的第一阱区以及环绕所述第一阱区的第二阱区；所述第二离子注入工艺的参数包括：注入的离子为磷离子、砷离子或锑离子，注入的离子能量为100Kev至500Kev，注入的离子剂量为5E12至1E14原子每平方厘米。5.如权利要求2所述的半导体器件的制造方法，其特征在于，通过重掺杂注入工艺形成所述重掺杂区；所述重掺杂注入工艺的参数包括：注入的离子为硼离子、镓离子或铟离子，注入的离子能量为1ev至100Kev，注入的离子剂量为5E14至1E16原子每平方厘米。6.如权利要求1所述的半导体器件的制造方法，其特征在于，在所述衬底表面形成保护环结构的步骤包括：在所述保护环区域的衬底表面形成层间介质层；在所述层间介质层内形成贯穿其厚度的接触孔栓塞，所述接触孔栓塞与所述重掺杂区相连接；在所述层间介质层表面形成金属互连层，所述金属互连层与所述接触孔栓塞相连接。7.如权利要求6所述的半导体器件的制造方法，其特征在于，形成所述金属互连层包括：在所述层间介质层上依次形成多层金属层；形成所述金属层的步骤包括：在所述层间介质层上形成围绕所述器件区域的多圈金属线，在平行于所述衬底方向上，相邻圈金属线之间具有一预设间距。8.如权利要求7所述的半导体器件的制造方法，其特征在于，所述...

【专利技术属性】
技术研发人员：仲纪者，吴智华，
申请(专利权)人：中芯国际集成电路制造北京有限公司，中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：北京,11