【技术实现步骤摘要】
本专利技术实施例涉及半导体制造领域，尤其涉及一种测试电路及测试方法。
技术介绍
1、集成电路在高频领域的应用范围越来越广泛。未来，随着通讯技术的快速发展和5g技术的兴起，高频集成电路的需求将会进一步增长。mosfet具有低噪声、低功耗、快速开关、高电压、高频率等特点，在高频功率放大器、无线通讯、射频识别等领域中得到了广泛的应用。在高频应用中，mosfet的优越性能为其提供了很大的市场空间，也推动了mosfet技术的不断发展和创新。
2、在mos管中，源漏掺杂区和衬底之间会形成pn结，因此，在mos管中存在寄生的结电容，当源漏端电压发生变化时，该寄生电容会充电或放电。当mos管的工作频率较高时，寄生结电容的充放电对电路的工作效率将产生显著的影响，因此，寄生结电容对mos管的高频特性影响很大。同时，衬底噪声可以通过寄生的结电容传递给mos管，这将降低对mos管的信噪比。
3、目前，对mos管寄生结电容的准确测量是mos管设计的一个重要考量因素。
技术实现思路
1、本专利技术实施例解决的问题是提供一种测试电路及测试方法，提高获取寄生电容值的精确度。
2、为解决上述问题，本专利技术实施例提供一种测试电路，包括：参考电路单元，包括第一充电支路以及与所述第一充电支路耦接的参考电容支路，所述参考电路单元适于响应于充电信号，且通过所述第一充电支路获取第一充电电流值；待测电路单元，包括第二充电支路以及与所述第二充电支路耦接的待测电容支路，所述待测电路单元适于响应于
3、可选的，所述第一充电支路和所述第二充电支路均包括与所述第一逻辑器件耦接的第一反相器，且所述第一充电支路与所述第二充电支路共用一个第一反相器。
4、可选的，所述第一逻辑器件具有第一信号输入端、第二信号输入端、第一电压输入端和第一电压输出端；所述第一充电支路的第一逻辑器件的第一信号输入端与所述第二充电支路的第一逻辑器件的第一信号输入端相耦接，所述第一充电支路的第一逻辑器件的第二信号输入端与所述第二充电支路的第一逻辑器件的第二信号输入端相耦接；所述第一充电支路的第一逻辑器件的第一电压输出端与所述参考电容支路相耦接，所述第二充电支路的第一逻辑器件的第一电压输出端与所述待测电容支路相耦接。
5、可选的，所述第一反相器具有第三信号输入端和第一信号输出端；所述第一反相器的第三信号输入端与所述第一逻辑器件的第一信号输入端相耦接，所述第一反相器的第一信号输出端与所述第一逻辑器件的第二信号输入端相耦接。
6、可选的，所述第一充电支路和所述第二充电支路还包括与所述第一逻辑器件的第一电压输入端相耦接的电流表，所述电流表用于获取所述第一充电电流值和第二充电电流值。
7、可选的，所述控制单元的充电信号输出端与所述第一逻辑器件的第一信号输入端相耦接。
8、可选的，所述参考电路单元还包括与所述第一充电支路以及参考电容支路相耦接的第一放电支路，所述第一放电支路适于响应于放电信号；所述待测电路单元还包括与所述第二充电支路以及待测电容支路相耦接的第二放电支路，所述第二放电支路适于响应于放电信号；所述控制单元还适于输出所述放电信号，且所述放电信号与所述充电信号频率相同。
9、可选的，所述第一放电支路与所述第二放电支路均包括第二逻辑器件，所述第二逻辑器件包括相互并联的pmos晶体管和nmos晶体管；或者，所述第二逻辑器件为pmos晶体管；或者，所述第二逻辑器件为nmos晶体管。
10、可选的，所述第一放电支路和所述第二放电支路还均包括与所述第二逻辑器件耦接的第二反相器，且所述第一放电支路与所述第二放电支路共用一个第二反相器。
11、可选的，所述第二逻辑器件具有第四信号输入端、第五信号输入端、第二电压输入端和第二电压输出端；所述第一放电支路的第二逻辑器件的第三信号输入端与所述第二放电支路的第二逻辑器件的第三信号输入端相耦接，所述第一放电支路的第二逻辑器件的第五信号输入端与所述第二放电支路的第二逻辑器件的第五信号输入端相耦接；所述第一放电支路的第二逻辑器件的第二电压输入端与所述参考电容支路相耦接，所述第二放电支路的第二逻辑器件的第二电压输入端与所述待测电容支路相耦接；所述第二逻辑器件的第二电压输出端用于作为接地端。
12、可选的，所述第二反相器具有第五信号输入端和第二信号输出端；所述第二反相器的第五信号输入端与所述第二逻辑器件的第四信号输入端相耦接，所述第二反相器的第二信号输出端与所述第二逻辑器件的第五信号输入端相耦接。
13、可选的，所述测试电路还包括：加压单元，分别与所述第一充电支路和第二充电支路相耦接，且用于给第一充电支路和第二充电支路提供电源电压。
14、可选的，所述待测电容支路包括mos管寄生结电容支路以及与所述mos管寄生结电容支路耦接的后段金属连线寄生电容支路；所述参考电容支路包括后段金属连线寄生电容支路，且所述参考电容支路中的后段金属连线寄生电容支路与所述待测电容支路中的后段金属连线寄生电容支路相同。
15、可选的，所述待测电容支路通过待测器件提供，所述参考电容支路通过参考器件提供，所述待测器件和参考器件均包括栅极、漏极和源极，且所述待测器件的漏极和源极分别与后段金属连线电连接，所述参考器件的源端和漏端均与后段金属连线电隔离。
16、相应的，本专利技术实施例还提供一种测试方法，包括：提供本专利技术实施例所提供的测试电路；对所述测试电路施加电源电压；通过所述控制单元对所述参考电路单元和待测电路单元输出充电信号；获取所述参考电路单元在一个信号周期内的第一充电电流值；获取所述待测电路单元在一个信号周期内的第二充电电流值；根据所述第一充电电流值和第二充电电流值获取所述待测电容支路的寄生电容值。
17、可选的，根据所述第一充电电流值和第二充电电流值获取所述待测电容支路的寄生电容值其中，idut代表第二充电电流值，iref代表第一充电电流值，vdd代表对所述测试电路施加的电源电压，f代表充电信号的频率。
18、可选的，所述参考电路单元还包括与所述第一充电支路以及参考电容支路相耦接的第一放电支路，所述第一放电支路适于响应于放电信号；所述待测电路单元还包括与所述第二充电支路以及待测电容支路相耦接的第二放电支路，所述第二放电支路适于响应于放电信号；通过所述控制单元对所述参考电路单元和待测电路单元输出充电信号之后，还包括：对所述参考电路单元和待测电路单元输出放电信号，且所述放电信号与所述充电信号的频率相同。
19、与现有技术相比，本专利技术实施例的技术方案具有以下优点：
20、本专利技术实施例提供的测试电路，参考电路单元包括第一充电支路以及与所述第一充电支路耦接的参考电容支路，所述参考电路单元适本文档来自技高网...
【技术保护点】
1.一种测试电路，其特征在于，包括：
2.如权利要求1所述的测试电路，其特征在于，所述第一充电支路和所述第二充电支路均包括与所述第一逻辑器件耦接的第一反相器，且所述第一充电支路与所述第二充电支路共用一个第一反相器。
3.如权利要求1所述的测试电路，其特征在于，所述第一逻辑器件具有第一信号输入端、第二信号输入端、第一电压输入端和第一电压输出端；
4.如权利要求3所述的测试电路，其特征在于，所述第一反相器具有第三信号输入端和第一信号输出端；
5.如权利要求3所述的测试电路，其特征在于，所述第一充电支路和所述第二充电支路还包括与所述第一逻辑器件的第一电压输入端相耦接的电流表，所述电流表用于获取所述第一充电电流值和第二充电电流值。
6.如权利要求3所述的测试电路，其特征在于，所述控制单元的充电信号输出端与所述第一逻辑器件的第一信号输入端相耦接。
7.如权利要求1所述的测试电路，其特征在于，所述参考电路单元还包括与所述第一充电支路以及参考电容支路相耦接的第一放电支路，所述第一放电支路适于响应于放电信号；
8
9.如权利要求8所述的测试电路，其特征在于，所述第一放电支路和所述第二放电支路还均包括与所述第二逻辑器件耦接的第二反相器，且所述第一放电支路与所述第二放电支路共用一个第二反相器。
10.如权利要求8所述的测试电路，其特征在于，所述第二逻辑器件具有第四信号输入端、第五信号输入端、第二电压输入端和第二电压输出端；
11.如权利要求10所述的测试电路，其特征在于，所述第二反相器具有第五信号输入端和第二信号输出端；
12.如权利要求1所述的测试电路，其特征在于，所述测试电路还包括：加压单元，分别与所述第一充电支路和第二充电支路相耦接，且用于给第一充电支路和第二充电支路提供电源电压。
13.如权利要求1所述的测试电路，其特征在于，所述待测电容支路包括MOS管寄生结电容支路以及与所述MOS管寄生结电容支路耦接的后段金属连线寄生电容支路；
14.如权利要求13所述的测试电路，其特征在于，所述待测电容支路通过待测器件提供，所述参考电容支路通过参考器件提供，所述待测器件和参考器件均包括栅极、漏极和源极，且所述待测器件的漏极和源极分别与后段金属连线电连接，所述参考器件的源极和漏极均与后段金属连线电隔离。
15.一种测试方法，其特征在于，包括：
16.如权利要求15所述的测试方法，其特征在于，根据所述第一充电电流值和第二充电电流值获取所述待测电容支路的寄生电容值其中，Idut代表第二充电电流值，Iref代表第一充电电流值，Vdd代表对所述测试电路施加的电源电压，f代表充电信号的频率。
17.如权利要求15所述的测试方法，其特征在于，所述参考电路单元还包括与所述第一充电支路以及参考电容支路相耦接的第一放电支路，所述第一放电支路适于响应于放电信号；
...【技术特征摘要】
1.一种测试电路，其特征在于，包括：
2.如权利要求1所述的测试电路，其特征在于，所述第一充电支路和所述第二充电支路均包括与所述第一逻辑器件耦接的第一反相器，且所述第一充电支路与所述第二充电支路共用一个第一反相器。
3.如权利要求1所述的测试电路，其特征在于，所述第一逻辑器件具有第一信号输入端、第二信号输入端、第一电压输入端和第一电压输出端；
4.如权利要求3所述的测试电路，其特征在于，所述第一反相器具有第三信号输入端和第一信号输出端；
5.如权利要求3所述的测试电路，其特征在于，所述第一充电支路和所述第二充电支路还包括与所述第一逻辑器件的第一电压输入端相耦接的电流表，所述电流表用于获取所述第一充电电流值和第二充电电流值。
6.如权利要求3所述的测试电路，其特征在于，所述控制单元的充电信号输出端与所述第一逻辑器件的第一信号输入端相耦接。
7.如权利要求1所述的测试电路，其特征在于，所述参考电路单元还包括与所述第一充电支路以及参考电容支路相耦接的第一放电支路，所述第一放电支路适于响应于放电信号；
8.如权利要求7所述的测试电路，其特征在于，所述第一放电支路与所述第二放电支路均包括第二逻辑器件，所述第二逻辑器件包括相互并联的pmos晶体管和nmos晶体管；
9.如权利要求8所述的测试电路，其特征在于，所述第一放电支路和所述第二放电支路还均包括与所述第二逻辑器件耦接的第二反相器，且所述第一放电支路与所述第二放电支路共用一个第二反相器。
<...【专利技术属性】
技术研发人员：王立鹏，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。