半导体器件及其形成方法技术

本发明专利技术的实施例提供了一种半导体器件，包括：衬底；在衬底上设置的多个鳍结构；在多个鳍结构的每个上设置的多个第一应变材料；在多个第一应变材料的每个上分别形成的多个覆盖层，其中，至少两个覆盖层彼此连接；在彼此连接的至少两个覆盖层上设置第二应变材料。本发明专利技术的实施例还提供了一种用于制造半导体器件的方法。

Semiconductor device and method of forming the same

The embodiment of the invention provides a semiconductor device includes a substrate; a plurality of fins arranged on the substrate; set in each of the plurality of fins on the structure of the first strain material; formed respectively in each of a plurality of first strain material on a covering layer, wherein at least two cover are connected to each other; in the setting of second strain material at least two covering layer are connected to each other. Embodiments of the present invention also provide a method for manufacturing a semiconductor device.

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术的实施例涉及半导体领域，更具体地涉及半导体器件及其形成方法。
技术介绍
在追求更高的器件密度、更高的性能和更低的成本中，随着半导体工业已经进入到纳米技术工艺节点，来自制造和设计问题的挑战已经导致了诸如鳍式场效应晶体管（FinFET）的三维设计的发展。类似于平面晶体管，可以在FinFET的源极和漏极区域上形成源极和漏极硅化物。然而，由于FinFET的鳍通常较窄，可能发生电流拥挤。此外，接触插塞很难落在鳍的源极/漏极部分上。因此，使用外延工艺在鳍上形成外延半导体层以增加它们的体积。通常的FinFET制造为具有通过例如蚀刻掉衬底的硅层的一部分来形成的从衬底延伸的薄垂直“鳍”（或鳍结构）。在该垂直鳍中形成FinFET的沟道。栅极提供在鳍上方（例如，围绕鳍）。在沟道的两侧上具有栅极允许从两侧的沟道的栅极控制。发现利用选择性地生长的硅锗（SiGe）的FinFET的凹进的源极/漏极（S/D）部分中的应变材料可以增强载流子迁移率。应力效应改善通过沟道的电荷迁移率，从而改善器件性能。然而，在互补金属氧化物半导体（CMOS）制造中实施这样的部件和工艺存在挑战。例如，应变材料体积是增加沟道应变的关键因素之一，并且它由鳍临界尺寸、鳍轮廓和鳍间距限制。为了增强器件，应变材料体积优选地尽可能地大。因此，需要改善的器件和用于制造应变结构的方法。
技术实现思路
本专利技术的实施例提供了一种半导体器件，包括：衬底；多个鳍结构，设置在所述衬底上；多个第一应变材料，设置在所述多个鳍结构的每个上；多个覆盖层，分别形成在所述多个第一应变材料的每个上，其中，至少两个覆盖层彼此连接；以及第二应变材料，设置在彼此连接的所述至少两个覆盖层上。本专利技术的实施例还提供了一种用于制造半导体器件的方法，包括：在衬底上形成多个鳍结构；在所述多个鳍结构的每个上分别形成多个第一应变材料；在所述多个第一应变材料的每个上分别形成多个覆盖层，其中，所述第一应变材料上的至少两个覆盖层形成至足够的厚度以彼此连接；以及在彼此连接的所述至少两个覆盖层上形成第二应变材料。本专利技术的实施例还提供了一种半导体器件，包括：衬底；设置在所述衬底的第一区域上的多个第一鳍结构、和设置在所述衬底的第二区域上的多个第二鳍结构，其中，所述第一鳍结构的第一间距小于所述第二鳍结构的第二间距；多个第一应变材料，分别设置在所述多个第一鳍结构的每个和所述多个第二鳍结构的每个上；多个覆盖层，分别设置在所述多个第一应变材料的每个上，其中，所述覆盖层在所述第一区域处彼此连接；以及多个第二应变材料，设置在所述多个覆盖层上。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的实施例。应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或缩小。图1是根据本专利技术的实施例的用于制造半导体器件的方法的流程图。图2至图7是根据一些实施例的半导体器件制造中的中间阶段的截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一元件或部件的关系。类似地，本文可以使用诸如“前侧”和“背侧”的术语以更易于识别各个组件，并且例如，可以识别位于另一组件的相对侧上的那些组件。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向（旋转90度或在其他方位上），而在此使用的空间相对描述符可以同样地作相应的解释。根据各个实施例，提供了鳍式场效应晶体管（FinFET）及其形成方法。示出了形成FinFET的中间阶段。在使用后栅极工艺形成的FinFET的背景下讨论本文所讨论的一些实施例。在其他实施例中，可以使用先栅极工艺。讨论实施例的一些变型。本领域的普通技术人员将容易理解，可以进行其他修改，这些都包含在其他实施例的范围内。尽管以特定的顺序讨论方法实施例，但是可以以任何逻辑顺序执行各个其他的方法实施例，并且可以包括比本文所描述的更少或更多的步骤。在具体地描述所示出的实施例之前，通常描述本专利技术公开的实施例的特定优势部件和实施例。一般地说，本专利技术是半导体器件及其形成方法以提供简单和成本效益好的工艺流程，从而利用选择性地生长硅锗（SiGe）在FinFET的凹进的源极/漏极（S/D）部分中实现应变材料以增强载流子迁移率。应力效应改善通过沟道的电荷迁移率，从而提高器件性能。具体地，诸如以下公开的那些实施例包括用于半导体器件的应变材料的增加的体积以实现性能改善和增强。应变材料的体积由鳍CD（临界尺寸）、鳍轮廓和鳍间距限制。为了增强器件，应变材料的体积应该尽可能地大；然而，对于存储区域，增加的体积将导致两个邻近存储器件的不期望的连接，从而减小产量。因此，通常在器件区域的性能改善和存储区域的产品产量之间进行取舍（trade-off）。为了减少该取舍，在本专利技术的一些实施例中，为了改善性能而增加器件区域中的应变材料的体积，同时为了提高产量而抑制存储区域中的应变材料的体积以避免不期望的连接。图1是根据本专利技术的实施例的用于制造半导体器件的方法的流程图。图2至图5是根据本专利技术的一些实施例的半导体器件制造中的中间阶段的截面图。图6至图7是根据本专利技术的一些实施例的半导体器件的实施例的截面图。参考图1至图6共同地描述方法100和半导体200。应该理解，在方法100之前、期间和之后可以提供附加的步骤，并且对于方法的其他实施例，可以代替或去除所描述的一些步骤。用于制造半导体器件200的方法100开始于步骤110，其中，提供了包括第一区域210和第二区域220的衬底230。在一些实施例中，第一区域210是器件区域且第二区域是存储区域，诸如静态随机存取存储器（SRAM）区域。如图2所示，半导体200包括衬底230。衬底230可以是块状硅衬底。可选地，衬底230可包括：元素半导体，诸如晶体结构的硅或锗；化合物半导体，诸如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；或它们的组合。可能的衬底230还包括绝缘体上硅（SOI）衬底。使用注氧隔离（SIMOX）、晶圆接合和/或其他合适的方法制造SOI衬底。此外，衬底230可掺杂有p型或n型杂质。掺杂区掺杂有诸如硼或BF2的p型掺杂剂；诸如磷或砷的n型掺杂剂；或它们的组合。根据本领域中已知的设计需要（如，p型阱或n型阱），衬底230可以包括各个掺杂区域。可以在衬底230上以P阱结构、N阱结构、双阱结构的形式，或使用凸起结构直接形成掺杂区域。半导体衬底230还可以包括各个有源区域，诸如配置为用本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底；多个鳍结构，设置在所述衬底上；多个第一应变材料，设置在所述多个鳍结构的每个上；多个覆盖层，分别形成在所述多个第一应变材料的每个上，其中，至少两个覆盖层彼此连接；以及第二应变材料，设置在彼此连接的所述至少两个覆盖层上。

【技术特征摘要】
2015.10.28 US 14/925,6701.一种半导体器件，包括：衬底；多个鳍结构，设置在所述衬底上；多个第一应变材...

【专利技术属性】
技术研发人员：张智强，宋学昌，李昆穆，游明华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71