半导体器件和包括其的半导体系统技术方案

一种半导体系统包括半导体器件。半导体器件根据命令/地址信号的组合来执行激活操作以储存被选择性地激活的区块的位置信息。另外，半导体器件根据命令/地址信号的组合而进入刷新操作，以响应于区块控制信号、根据储存在半导体器件中的位置信息来选择性地激活包括在存储部中的区块。

【技术实现步骤摘要】
半导体器件和包括其的半导体系统相关申请的交叉引用本申请要求2015年12月9日提交的第10-2015-0175457号韩国专利申请的优先权，其通过引用整体合并于此。
本公开的实施例涉及一种半导体器件和包括其的半导体系统，该半导体器件通过激活字线来执行刷新操作。
技术介绍
与静态随机存取存储器件(SRAM)或快闪存储器件相比，半导体器件之中的动态随机存取存储器(DRAM)即使在维持该器件的电源时，随着时间流逝也可能丢失储存在存储单元中的数据。为了防止储存在DRAM单元中的数据丢失，DRAM器件可以具有用于以特定周期重写来自外部系统的数据的操作，其被称为“刷新操作”。通常，在保持时间期间进行这种刷新操作，保持时间对具有区块(mat)的存储单元来说是固有的。可以通过将字线激活至少一次或更多次，以及感测/放大存储单元的数据来进行刷新操作。保持时间是数据被写入在存储单元中以后，在无刷新操作的情况下可以保持的时间。刷新操作可以被分类为自动刷新操作或自刷新操作。自动刷新操作可以通过从控制DRAM器件的控制器输出的刷新命令来执行，而自刷新操作可以通过在DRAM器件内部产生的自刷新信号来执行。附图说明图1是图示根据实施例的半导体系统的框图。图2是图示包括在图1的半导体系统中的控制电路的电路图。图3是图示包括在图1的半导体系统中的第一存储部的框图。图4是图示包括在图3的第一存储部中的第一主字线驱动器的电路图。图5是图示包括在图3的第一存储部中的第一驱动信号发生器的电路图。图6是图示包括在图3的第一存储部中的第一子字线驱动器的电路图。图7是图示根据实施例的半导体系统的操作的时序图。图8、图9和图10是图示根据实施例的半导体系统的操作的示意图。图11是图示包括图1至图10中所示的半导体器件或半导体系统的电子系统的配置的框图。具体实施方式各种实施例针对一种半导体存储器件和包括其的半导体系统。根据实施例，半导体系统包括半导体器件。半导体器件根据命令/地址信号的组合来执行激活操作，以储存被选择性地激活的区块(mat)的位置信息。另外，半导体器件根据命令/地址信号的组合而执行刷新操作，以响应于区块控制信号、根据储存在半导体器件中的位置信息来选择性地激活包括在存储部中的区块。根据另一个实施例，一种半导体器件包括命令解码器、地址解码器、控制电路和内部电路。命令解码器对命令/地址信号解码，以产生被使能来执行激活操作的激活信号以及产生被使能来执行刷新操作的自动刷新信号和内部刷新信号。地址解码器对命令/地址信号解码以产生行地址、列地址和内部地址。控制电路响应于激活信号或内部刷新信号而接收行地址和列地址，以将位置信息储存在其中。另外，控制电路从位置信息产生区块选择信号。此外，控制电路响应于自动刷新信号和行地址来输出列地址作为区块选择信号。内部电路包括第一存储部和第二存储部，第一存储部和第二存储部中的一个响应于区块控制信号和区块选择信号而被选择性地激活。在下文中，将参照附图描述本公开的各种实施例。然而，本文所描述的实施例仅出于说明的目的，而非意在限制本公开的范围。参照图1，根据实施例的半导体系统可以包括第一半导体器件1和第二半导体器件2。第二半导体器件2可以包括命令解码器10、地址解码器20、控制电路30和内部电路40。第一半导体器件1可以输出第一命令和地址(命令/地址)信号至第N命令和地址信号CA<1:N>以及区块控制信号MCTR。第一命令/地址信号至第N命令/地址信号CA<1:N>可以经由传送地址、命令和数据中的至少一组的线来传送。可选地，第一命令/地址信号至第N命令/地址信号CA<1:N>可以经由一条线来持续地传送。第一命令/地址信号至第N命令/地址信号CA<1:N>的位的数量可以根据实施例而不同地设置。第一命令/地址信号至第N命令/地址信号CA<1:N>的数量“N”可以对应于等于或大于2的自然数。命令解码器10可以对第一命令/地址信号至第N命令/地址信号CA<1:N>解码，以产生激活信号RACT、自动刷新信号AREF和内部刷新信号IREF。根据第一命令/地址信号至第N命令/地址信号CA<1:N>的组合，激活信号RACT可以被使能来执行激活操作。根据第一命令/地址信号至第N命令/地址信号CA<1:N>的组合，自动刷新信号AREF可以被使能来执行自动刷新操作。根据第一命令/地址信号至第N命令/地址信号CA<1:N>的组合，内部刷新信号IREF可以被周期性地使能来执行自刷新操作。地址解码器20可以对第一命令/地址信号至第N命令/地址信号CA<1:N>解码，以产生第一行地址和第二行地址RADD<1:2>、第一列地址和第二列地址CADD<1:2>、以及第一内部地址至第M内部地址IADD<1:M>。地址解码器20可以对第一命令/地址信号至第N命令/地址信号CA<1:N>的一些位解码，以产生第一行地址和第二行地址RADD<1:2>、第一列地址和第二列地址CADD<1:2>、以及第一内部地址至第M内部地址IADD<1:M>。用于产生第一行地址和第二行地址RADD<1:2>、第一列地址和第二列地址CADD<1:2>、以及第一内部地址至第M内部地址IADD<1:M>的第一命令/地址信号至第N命令/地址信号CA<1:N>的位的数量可以根据实施例而设置为不同。第一内部地址至第M内部地址IADD<1:M>的数量“M”可以对应于等于或大于2的自然数。在激活操作期间，控制电路30可以响应于激活信号RACT或内部刷新信号IREF来储存关于由第一行地址和第二行地址RADD<1:2>以及第一列地址和第二列地址CADD<1:2>选中的字线的位置的信息。此外，在激活操作期间，控制电路30可以根据第一行地址和第二行地址RADD<1:2>以及第一列地址和第二列地址CADD<1:2>来产生第一区块选择信号至第四区块选择信号MS<1:4>。在自刷新操作期间，控制电路30可以使用储存在其中的字线的位置信息来产生第一区块选择信号至第四区块选择信号MS<1:4>。在自动刷新操作期间，控制电路30可以根据第一行地址和第二行地址RADD<1:2>和/或第一列地址和第二列地址CADD<1:2>来产生第一区块选择信号至第四区块选择信号MS<1:4>。内部电路40可以包括第一存储部或第一存储电路41以及第二存储部或第二存储电路42。第一存储部41可以包括多个区块，所述多个区块中的一个区块响应于区块控制信号MCTR以及第一区块选择信号和第二区块选择信号MS<1:2>而被选择性地激活。第二存储部42可以包括多个区块，所述多个区块中的一个区块响应于区块控制信号MCTR以及第三区块选择信号和第四区块选择信号MS<3:4>而被选择性地激活。参照图2，控制电路30可以包括第一开关信号发生器31、第二开关信号本文档来自技高网...

【技术保护点】
一种半导体系统，包括：半导体器件，适用于根据命令和地址信号的组合执行激活操作来储存被单独地激活的区块的位置信息，以及适用于根据命令和地址信号的组合来执行刷新操作以响应于区块控制信号、根据储存在半导体器件中的位置信息而单独地激活包括在存储部中的区块。

【技术特征摘要】
2015.12.09 KR 10-2015-01754571.一种半导体系统，包括：半导体器件，适用于根据命令和地址信号的组合执行激活操作来储存被单独地激活的区块的位置信息，以及适用于根据命令和地址信号的组合来执行刷新操作以响应于区块控制信号、根据储存在半导体器件中的位置信息而单独地激活包括在存储部中的区块。2.如权利要求1所述的半导体系统，其中，区块控制信号被使能为选择性地激活包括在存储部中的区块。3.如权利要求1所述的半导体系统，其中，半导体器件将在刷新操作期间根据位置信息而未被选中的存储部的区块去激活。4.如权利要求1所述的半导体系统，其中，半导体器件包括：地址解码器，适用于对命令和地址信号解码以产生行地址、列地址和内部地址；控制电路，适用于响应于激活信号或内部刷新信号来接收行地址和列地址以将位置信息储存在其中，适用于从位置信息来产生区块选择信号，以及适用于响应于自动刷新信号和行地址来输出列地址作为区块选择信号；以及内部电路，包括第一存储部和第二存储部，第一存储部和第二存储部中的一个响应于区块控制信号和区块选择信号而被选择性地激活。5.如权利要求4所述的半导体系统，其中，行地址包括第一行地址和第二行地址；其中，列地址包括第一列地址和第二列地址；其中，区块选择信号包括第一区块选择信号至第四区块选择信号；以及其中，控制电路包括：第一区块选择信号发生器，适用于储存第一列地址作为第一锁存信号以及响应于激活信号和第一行地址来输出第一列地址作为第一区块选择信号，适用于响应于内部刷新信号来输出第一锁存信号作为第一区块选择信号，以及适用于响应于自动刷新信号和第一行地址来输出第一列地址作为第一区块选择信号；第二区块选择信号发生器，适用于储存第二列地址作为第二锁存信号以及响应于激活信号和第一行地址来输出第二列地址作为第二区块选择信号，适用于响应于内部刷新信号来输出第二锁存信号作为第二区块选择信号，以及适用于响应于自动刷新信号和第二行地址来输出第二列地址作为第二区块选择信号；第三区块选择信号发生器，适用于储存第一列地址作为第三锁存信号以及响应于激活信号和第二行地址来输出第一列地址作为第三区块选择信号，适用于响应于内部刷新信号来输出第三锁存信号作为第三区块选择信号，以及适用于响应于自动刷新信号和第二行地址来输出第一列地址作为第三区块选择信号；以及第四区块选择信号发生器，适用于储存第二列地址作为第四锁存信号以及响应于激活信号和第二行地址来输出第二列地址作为第四区块选择信号，适用于响应于内部刷新信号来输出第四锁存信号作为第四区块选择信号，以及适用于响应于自动刷新信号和第二行地址来输出第二列地址作为第四区块选择信号。6.如权利要求4所述的半导体系统，其中，位置信息包括第一锁存信号至第四锁存信号。7.如权利要求4所述的半导体系统，其中，区块选择信号包括第一区块选择信号至第四区块选择信号；以及其中，第一存储部包括：第一主字线驱动器，适用于对内部地址解码以激活第一主字线；第一区块，连接至第一主字线，适用于响应于第一区块选择信号来激活第一子字线和第二子字线；第一逻辑电路，适用于响应于第一主字线的信号和区块控制信号来激活第二主字线；以及第二区块，连接至第二主字线，适用于响应于第二区块选择信号来激活第三子字线和第四子字线。8.如权利要求7所述的半导体系统，其中，第一区块包括：第一驱动信号发生器，适用于接收第一区块选择信号以产生第一驱动信号和第二驱动信号，第一驱动信号和第二驱动信号中的一个根据内部地址的组合而被选择性地使能；第一子字线驱动器，适用于：如果第一主字线被激活，则响应于第一驱动信号和第二驱动信号来选择性地激活第一子字线和第二子字线中的一个；第一存储单元阵列，包括连接至第一子字线和第二子字线的多个存储单元；以及第一感测放大器，适用于响应于第一区块选择信号来感测和放大连接至第一子字线和第二子字线的所述多个存储单元的数据。9.如权利要求7所述的半导体系统，其中，第二区块包括：第二驱动信号发生器，适用于接收第二区块选择信号以产生第三驱动信号和第四驱动信号，第三驱动信号和第四驱动信号中的一个根据内部地址的组合而被选择性地使能；第二子字线驱动器，适用于：如果第二主字线被激活，则响应于第三驱动信号和第四驱动信号来选择性地激活第三子字线和第四子字线中的一个；第二存储单元阵列，包括连接至第三子字线和第四子字线的多个存储单元；以及第二感测放大器，适用于响应于第二区块选择信号来感测和放大连接至第三子字线和第四子字线的所述多个存储单元的数据。10.如权利要求4所述的半导体系统，其中，区块选择信号包括第一区块选择信号至第四区块选择信号；以及其中，第二存储部包括：第三主字线驱动器，适用于对内部地址解码以激活第三主字线；第三区块，连接至第三主字线，适用于响应于第三区块选择信号来激活第五子字线和第六子字线；第二逻辑电路，适用于响应于第三主字线的信号和区块控制信号来激活第四主字线；以及第四区块，连接至第四主字线，适用于响应于第四区块选择信号来激活第七子字线和第八子字线。11.如权利要求10所述的半导体系统，其中，第三区块包括：第三驱动信号发生器，适用于接收第三区块选择信号以产生第五驱动信号和第六驱动信号，第五驱动信号和第六驱动信号中的一个根据内部地址的组合而被选择性地使能；第三子字线驱动器，适用于：如果第三主字线被激活，则响应于第五驱动信号和第六驱动信号来选择性地激活第五子字线和第六子字线中的一个；第三存储单元阵列，包括连接至第五子字线和第六子字线的多个存储单元；以及第三感测放大器，适用于响应于第三区块选择信号来感测和放大连接至第五子字线和第六子字线的所述多个存储单元的数据。12.如权利要求10所述的半导体系统，其中，第四区块包括：第四驱动信号发生器，适用于接收第四区块选择信号以产生第七驱动信号和第八驱动信号，第七驱动信号和第八驱动信号中的一个根据内部地址的组合而被选择性地使能；第四子字线驱动器，适用于：如果第四主字线被激活，则响应于第七驱动信号和第八驱动信号来选择性地激活第七子字线和第八子字线中的一个；第四存储单元阵列，包括连接至第七子字线和第八子字线的多个存储单元；以及第四感测...

【专利技术属性】
技术研发人员：李用雨，李在真，郑会权，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR