半导体器件和系统、命令地址建立/保持时间控制方法技术方案
【技术实现步骤摘要】
半导体器件和系统、命令地址建立/保持时间控制方法相关申请的交叉引用本申请要求2012年1月5日向韩国知识产权局提交的申请号为10-2012-0001714的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术介绍
一般而言，可以将命令/地址信号从控制器施加到诸如半导体存储器件的半导体器件，命令/地址信号需要满足建立/保持时间规范。随着控制器操作速度的增加，正在研究用于命令/地址信号的各种方法以满足建立/保持时间规范。通过在控制器将命令地址施加到半导体器件的同时检查产生的命令/地址信号的延迟量，控制器执行控制命令/地址信号的建立/保持时间的操作（在下文中，称作“校准操作”）。半导体器件锁存命令/地址信号并经由数据焊盘输出锁存的命令/地址信号，控制器被反馈经由数据焊盘输出的命令地址。然而，在命令/地址信号的数目大于数据焊盘的数目的情况下，半导体器件不能将命令/地址信号输出到数据焊盘。因此，由于控制器不能被反馈命令/地址信号，因此不能控制控制命令地址的建立/保持时间。
技术实现思路
本专利技术的一个实施例涉及一种半导体系统，所述半导体系统分开地锁存命令/地址信号，由此即使在命...
【技术保护点】
一种半导体系统，包括：控制器，所述控制器被配置成输出时钟使能信号、第一命令/地址信号至第三命令/地址信号、芯片选择信号、第一进入命令和第二进入命令、以及退出命令，并且接收输出信号；以及半导体器件，所述半导体器件被配置成响应于所述芯片选择信号和所述第一进入命令而锁存所述第一命令/地址信号和所述第二命令/地址信号并传送输出信号，响应于所述芯片选择信号和所述第二进入命令而锁存所述第一命令/地址信号和所述第三命令/地址信号并传送输出信号，以及响应于所述时钟使能信号和所述退出命令信号而传送由所述第一命令/地址信号至所述第三命令/地址信号产生的数据作为输出信号。
【技术特征摘要】
2012.01.05 KR 10-2012-00017141.一种半导体系统，包括：控制器，所述控制器被配置成输出时钟使能信号、第一命令/地址信号、第二命令/地址信号、第三命令/地址信号、芯片选择信号、第一进入命令和第二进入命令、以及退出命令，并且接收输出信号；以及半导体器件，所述半导体器件被配置成响应于所述芯片选择信号和所述第一进入命令而锁存所述第一命令/地址信号和所述第二命令/地址信号并传送输出信号，响应于所述芯片选择信号和所述第二进入命令而锁存所述第一命令/地址信号和所述第三命令/地址信号并传送输出信号，以及响应于所述时钟使能信号和所述退出命令信号而传送由所述第一命令/地址信号至所述第三命令/地址信号产生的数据作为输出信号。2.如权利要求1所述的半导体系统，其中，所述控制器通过接收由锁存所述第一命令/地址信号至所述第三命令/地址信号而产生的输出信号来控制所述第一命令/地址信号至所述第三命令/地址信号的建立/保持时间。3.如权利要求1所述的半导体系统，其中，所述半导体器件在所述时钟使能信号被禁止的时段期间响应于所述第一进入命令而锁存所述第一命令/地址信号和所述第二命令/地址信号并传送输出信号，以及响应于所述第二进入命令而锁存所述第一命令/地址信号和所述第三命令/地址信号并传送输出信号。4.如权利要求1所述的半导体系统，其中，所述半导体器件包括：信号发生块，所述信号发生块被配置成响应于内部时钟、所述时钟使能信号、所述芯片选择信号、所述第一进入命令和所述第二进入命令以及所述退出命令而产生选通信号、第一校准信号和第二校准信号、以及控制信号；锁存块，所述锁存块被配置成响应于所述选通信号而锁存所述第一命令/地址信号，并且产生第一锁存命令/地址信号；选择性锁存块，所述选择性锁存块被配置成响应于所述选通信号以及所述第一校准信号和所述第二校准信号而锁存所述第二命令/地址信号或所述第三命令/地址信号，并且产生选择性锁存命令/地址信号；读取路径电路，所述读取路径电路被配置成接收所述第一命令/地址信号至所述第三命令/地址信号，并且产生所述数据；以及多路复用器，所述多路复用器被配置成响应于所述控制信号而传送所述数据、或所述第一锁存命令/地址信号和所述选择性锁存命令/地址信号作为输出信号。5.如权利要求4所述的半导体系统，其中，所述信号发生块包括：校准信号发生单元，所述校准信号发生单元被配置成响应于所述第一进入命令和所述第二进入命令以及所述退出命令而产生校准信号和所述第一校准信号和所述第二校准信号；选通信号发生单元，所述选通信号发生单元被配置成响应于所述芯片选择信号、所述内部时钟以及所述校准信号而产生所述选通信号；以及控制信号发生单元，所述控制信号发生单元被配置成响应于所述第一校准信号和所述第二校准信号以及所述时钟使能信号而产生所述控制信号。6.如权利要求5所述的半导体系统，其中，所述校准信号发生单元产生响应于所述第一进入命令而被使能以及响应于所述第二进入命令或所述退出命令而被禁止的所述第一校准信号。7.如权利要求5所述的半导体系统，其中，所述校准信号发生单元产生响应于所述第二进入命令而被使能以及响应于所述第一进入命令或所述退出命令而被禁止的所述第二校准信号。8.如权利要求5所述的半导体系统，其中，所述校准信号发生单元产生在所述第一校准信号或所述第二校准信号被使能时而被使能的所述校准信号。9.如权利要求5所述的半导体系统，其中，所述校准信号发生单元包括：第一校准信号发生部，所述第一校准信号发生部被配置成产生响应于所述第一进入命令而被使能以及响应于所述第二进入命令或所述退出命令而被禁止的所述第一校准信号；以及第二校准信号发生部，所述第二校准信号发生部被配置成产生响应于所述第二进入命令而被使能以及响应于所述第一进入命令或所述退出命令而被禁止的所述第二校准信号。10.如权利要求5所述的半导体系统，其中，所述选通信号发生单元通过在所述校准信号和所述芯片选择信号被使能的时段期间缓冲所述内部时钟来产生所述选通信号。11.如权利要求5所述的半导体系统，其中，所述选通信号发生单元包括：驱动信号发生部，所述驱动信号发生部被配置成响应于所述芯片选择信号和所述内部时钟而产生上拉驱动信号和下拉驱动信号；驱动锁存部，所述驱动锁存部被配置成响应于所述上拉驱动信号和所述下拉驱动信号而产生驱动信号；延迟缓冲器部，所述延迟缓冲器部被配置成在所述校准信号被使能的时段期间缓冲所述内部时钟并产生延迟内部时钟；以及输出部，所述输出部被配置成接收所述驱动信号和所述延迟内部时钟并产生所述选通信号。12.如权利要求11所述的半导体系统，其中，所述驱动信号发生部包括：开关部分，所述开关部分被配置成响应于所述内部时钟而被导通；预充电部分，所述预充电部分被配置成响应于所述内部时钟而对所述上拉驱动信号和所述下拉驱动信号预充电；以及交叉耦合放大部分，所述交叉耦合放大部分被配置成响应于所述芯片选择信号而产生所述上拉驱动信号和所述下拉驱动信号。13.如权利要求5所述的半导体系统，其中，所述控制信号发生单元产生响应于所述第一进入命令或所述第二进入命令而被使能以及响应于所述时钟使能信号而被禁止的所述控制信号。14.如权利要求5所述的半导体系统，其中，所述控制信号发生单元包括：第一脉冲信号发生部，所述第一脉冲信号发生部被配置成响应于所述第一校准信号而产生第一脉冲信号；第二脉冲信号发生部，所述第二脉冲信号发生部被配置成响应于所述第二校准信号而产生第二脉冲信号；第三脉冲信号发生部，所述第三脉冲信号发生部被配置成响应于所述时钟使能信号而产生第三脉冲信号；以及RS锁存部，所述RS锁存部被配置成接收所述第一脉冲信号和所述第二脉冲信号作为设置信号以及接收所述第三脉冲信号作为复位信号，并产生所述控制信号。15.如权利要求4所述的半导体系统，其中，所述选择性锁存块在所述第一校准信号被使能的时段期间响应于所述选通信号而锁存所述第二命令/地址信号并传送所述选择性锁存命令/地址信号，以及在所述第二校准信号被使能的时段期间响应于所述选通信号而锁存所述第三命令/地址信号并传送所述选择性锁存命令/地址信号。16.如权利要求4所述的半导体系统，其中，所述选择性锁存块包括：第一锁存单元，所述第一锁存单元被配置成响应于所述选通信号而锁存所述第二命令/地址信号，并且产生第二锁存命令/地址信号；第二锁存单元，所述第二锁存单元被配置成响应于所述选通信号而锁存所述第三命令/地址信号，并且产生第三锁存命令/地址信号；以及选择性传送单元，所述选择性传送单元被配置成响应于所述第一校准信号和所述第二校准信号而选择性传送所述第二命令/地址信号或所述第三命令/地址信号作为所述选择性锁存命令/地址信号。17.一种半导体器件，包括：信号发生块，所述信号发生块被配置成响应于内部时钟、时钟使能信号、芯片选择信号、第一进入命令和第二进入命令以及退出命令而产生选通信号、第一校准信号和第二校准信号、以及控制信号；锁存块，所述锁存块被配置成响应于所述选通信号而锁存第一...
【专利技术属性】
技术研发人员：高福林，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。