【技术实现步骤摘要】
本专利技术涉及一种多片高速ADC芯片的同步方法及装置，属于通信和雷达
技术介绍
在通信和雷达领域，经常需要对多路高速模拟信号进行同步采集。对于多路模拟信号同步采集，通常的做法是在一片ADC芯片内部集成多个ADC核，每个ADC核有自己的模拟输入端口，共用同一个米样输入时钟。由于同一个芯片内的多个ADC核共用同一个米样时钟，可以保证多个ADC核能同步工作。在实际应该中，如果一片ADC芯片能同时采集的模拟信号路数不能满足要求，就需要多片ADC芯片同时采集，而不同ADC芯片在工作时，由于芯片内部的差异，或者各个ADC芯片开始工作的逻辑状态不同，不能保证采集的多路信号 同步。
技术实现思路
本专利技术为解决现有的多片ADC芯片同时采集多路模拟信号时存在的不能保证采集的多路模拟信号同步的问题，进而提供了一种多片高速ADC芯片的同步方法及装置。为此，本专利技术提供了如下的技术方案一种多片高速ADC芯片的同步方法，包括将输入的时钟信号经过一分若干路的差分时钟缓冲器，产生若干路同频同相的差分时钟，并且所述差分时钟的路数比ADC芯片的数量多一个；将一路所述差分时钟作为一片D触...
【技术保护点】
一种多片高速ADC芯片的同步方法，其特征在于，包括：将输入的时钟信号经过一分若干路的差分时钟缓冲器，产生若干路同频同相的差分时钟，并且所述差分时钟的路数比ADC芯片的数量多一个；将一路所述差分时钟作为一片D触发器的数据锁存时钟，将剩余的每一路所述差分时钟分别作为一片ADC芯片的采样时钟，其中作为D触发器的数据锁存时钟的所述差分时钟与所有作为ADC芯片的采样时钟的所述差分时钟均是反相的。
【技术特征摘要】
【专利技术属性】
技术研发人员：房东旭，金宏志，韩连印，
申请(专利权)人：北京华力创通科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。