一种基于COT控制含均流功能两相Buck电路的电源管理芯片制造技术

本发明专利技术公开了一种基于COT控制含均流功能两相Buck电路的电源管理芯片，其设有电源输入脚、输出电压脚、接地脚、和两个开关SW脚。芯片内部基准电路模块、比较器模块、电压环模块、时钟产生模块、控制逻辑与软启动模块、恒定导通时间产生模块、纹波补偿模块、电流采样模块、电流均衡模块、驱动模块以及四个片内开关管。本发明专利技术电源管理芯片能够高效地克服多种不对称因素实现电流均衡，精度较高，能工作在较高的开关频率下，与数字控制匹配占空比的传统做法相比，能量损耗更少，占据面积更小。

【技术实现步骤摘要】

本专利技术属于集成电路
，具体涉及一种基于COT控制含均流功能两相Buck电路的电源管理芯片。
技术介绍
电源管理类芯片是对系统中各个模组进行用电管理的芯片，一些电源管理芯片会被用于开关电源电路。开关电源电路从广义上定义为，凡用半导体功率器件作为开关，将电源形态转变成为另一形态，转变时用自动控制闭环稳定输出并有保护环节的电路。开关电源电路一般包含控制芯片和外围电路。开关电源电路常见的拓扑结构有：降压斩波(Buck)、升压斩波(Boost)、反激式、正激式、半桥和全桥。其中Buck电路的控制方式包含有：迟滞控制、恒定导通时间(COT)控制、电压型PWM控制和电流型PWM控制等。当负载需要更大电流时，变换器会更多采用多相结构，将多个支路并联来给输出端提供能量。大多时候，多相结构是采用相位交替的工作方式，每个支路的开关频率保持一致，但相位是错开的，输出纹波的频率则变成开关频率乘以支路数。此时多相结构可以简化成开关频率增加的单相结构。因而相序交替的多相结构能极大提高环路带宽，进而提高瞬态响应速度，满足大电流负载的要求。由于每个支路都需要功率管和电感，所以整个变换器的开关部件数量会增加。单从效率的角度考虑，多相结构并没有进一步提升，甚至会带来更多的开关损耗。但是单相结构所能提供的最大电流往往有限，工作的可靠性也不高；而多相结构将负载电流平均分配到各个支路，能极大增加输出负载电流能力，同时每个支路承受的电流也不会太高，工作可靠性得以保证。但是多相结构需要额外的电流均衡电路，来使每个支路的电流相等。传统数字控制的两相Buck电路结构如图1所示，其采用占空比匹配的方法来实现，由于传统产生占空比的模拟电路对支路的不对称因素很敏感，为了达到相应精度，需要采用数字模块来产生匹配的占空比。然而，数字控制会不可避免地引入量化误差，从而导致不良的极限循环；此外，工作在很高开关频率下的高精度直流变换器需要高分辨率且高速的数字PWM产生器和模数转换器，这样又会导致能量的损耗和面积的浪费。
技术实现思路
针对现有技术所存在的上述技术问题，本专利技术提供了一种基于COT控制含均流功能两相Buck电路的电源管理芯片，能够工作在较高的开关频率下，克服各种不对称因素，将负载电流平均分配到各个支路，避免各相电流不均等导致单相损耗过大甚至影响工作时序，且相对传统的数字控制方法能量损耗较低，占据面积较小。一种基于COT控制含均流功能两相Buck电路的电源管理芯片，包括：两条开关支路，所述开关支路包含功率开关管Mp和Mn；其中，功率开关管Mp的源端接电路的输入电压VIN，功率开关管Mp的漏端与功率开关管Mn的漏端以及电路中对应一相电感的一端相连，功率开关管Mn的源端接地，电路中两相电感的另一端相互并联；基准电路模块，其在输入电压VIN为高电平时为片内提供参考电压VBG；纹波补偿模块，其采样电路的输出电压VO以及两相电感与对应开关支路的连接点电压，从而产生基准电压FB和两路补偿电压RAMP1和RAMP2；电压环模块，其根据基准电压FB和参考电压VBG进行比较，产生稳定电压VCON；电流采样模块，其通过电流镜像逐周期采样两条开关支路中流经功率开关管Mp的电流峰值，对应产生正相关于电流峰值的电流采样电压VCS1和VCS2；电流均衡模块，其根据电流采样电压VCS1和VCS2进行比较，产生一对差分的电流均衡电压VCB1和VCB2；两个比较器模块，所述比较器模块具有两对正反相输入端，其输出端产生比较信号；其中一比较器模块的一对正反相输入端分别接稳定电压VCON和补偿电压RAMP1，另一对正反相输入端分别接电流均衡电压VCB1和VCB2；另一比较器模块的一对正反相输入端分别接稳定电压VCON和补偿电压RAMP2，另一对正反相输入端分别接电流均衡电压VCB2和VCB1；两个恒定导通时间产生模块，所述恒定导通时间产生模块根据对应比较器模块的比较信号生成导通时间信号；两个控制逻辑与软启动模块，所述控制逻辑与软启动模块根据对应恒定导通时间产生模块的导通时间信号通过控制逻辑生成驱动信号；两个驱动模块，所述驱动模块使对应控制逻辑与软启动模块的驱动信号功率放大后用以驱动对应开关支路中功率开关管Mp和Mn进行开关控制。所述的基准电压FB正比于输出电压VO的直流分量，补偿电压RAMP1的交流分量正比于其中一相电感电流的交流分量，补偿电压RAMP2的交流分量正比于另一相电感电流的交流分量，补偿电压RAMP1和RAMP2的直流分量均等于基准电压FB。所述恒定导通时间产生模块当比较信号为低电平时，生成导通时间信号才为高电平且该高电平的脉宽恒定，其他时间生成导通时间信号均为低电平。所述控制逻辑与软启动模块当导通时间信号为高电平时，生成驱动信号为低电平，当导通时间信号为低电平时，生成驱动信号为高电平。所述驱动模块当驱动信号为低电平时，使其对应驱动的开关支路中功率开关管Mp开通，功率开关管Mn关断；当驱动信号为高电平时，使其对应驱动的开关支路中功率开关管Mn开通，功率开关管Mp关断。所述的电流均衡模块包括单输出的跨导放大器GM1、双输出差分型的跨导放大器GM2、电容C、或门、八个电流源I1～I8、五个开关S1～S5、四个PMOS管PM1～PM4、电阻R11～R12和R21～R22、三个NMOS管NM1～NM3、两个RS触发器R1～R2、两个反相器INV1～INV2、两个延时器Delay1～Delay2、双输入的三位计数器CA1和单输入的计数器CA2；其中：跨导放大器GM1的正相输入端和反相输入端分别接电流采样电压VCS1和VCS2，跨导放大器GM1的输出端与电容C的上极板、开关S5的一端以及跨导放大器GM2的反相输入端相连，电容C的下极板接地，八个电流源I1～I8的输入端均接电源电压，电流源I6的输出端与跨导放大器GM2的正相输入端、开关S5的另一端以及NMOS管NM1的漏极和栅极相连，NMOS管NM1的源极接地，电流源I1～I4的输出端分别与开关S1～S4的一端相连，开关S1～S4的另一端与跨导放大器GM2的正相输出端、电阻R11的一端以及PMOS管PM1的栅极相连，电阻R11的另一端接地，电流源I5的输出端与跨导放大器GM2的反相输出端、电阻R12的一端以及PMOS管PM2的栅极相连，电阻R12的另一端接地，电流源I7的输出端与PMOS管PM1的源极以及PMOS管PM2的源极相连，电流源I8的输出端与PMOS管PM3的源极以及PMOS管PM4的源极相连，PMOS管PM3的栅极和PMOS管PM4的栅极分别接电流采样电压VCS1和VCS2，PMOS管PM1的漏极与PMOS管PM3的漏极、电阻R21的一端以及NMOS管NM2的漏极相连并产生电流均衡电压VCB1，PMOS管PM2的漏极与PMOS管PM4的漏极、电阻R22的一端以及NMOS管NM3的漏极相连并产生电流均衡电压VCB2，电阻R21的另一端与电阻R22的另一端、NMOS管NM2的栅极以及NMOS管NM3的栅极相连，NMOS管NM2的源极和NMOS管NM3的源极接地；反相器INV1和INV2的输入端分别接两个控制逻辑与软启动模块生成的两路驱动信号，反相器INV1的输出端与延时器Delay1的输入端以及RS触发器R1的R端，反相器本文档来自技高网...

【技术保护点】
一种基于COT控制含均流功能两相Buck电路的电源管理芯片，其特征在于，包括：两条开关支路，所述开关支路包含功率开关管Mp和Mn；其中，功率开关管Mp的源端接电路的输入电压VIN，功率开关管Mp的漏端与功率开关管Mn的漏端以及电路中对应一相电感的一端相连，功率开关管Mn的源端接地，电路中两相电感的另一端相互并联；基准电路模块，其在输入电压VIN为高电平时为片内提供参考电压VBG；纹波补偿模块，其采样电路的输出电压VO以及两相电感与对应开关支路的连接点电压，从而产生基准电压FB和两路补偿电压RAMP1和RAMP2；电压环模块，其根据基准电压FB和参考电压VBG进行比较，产生稳定电压VCON；电流采样模块，其通过电流镜像逐周期采样两条开关支路中流经功率开关管Mp的电流峰值，对应产生正相关于电流峰值的电流采样电压VCS1和VCS2；电流均衡模块，其根据电流采样电压VCS1和VCS2进行比较，产生一对差分的电流均衡电压VCB1和VCB2；两个比较器模块，所述比较器模块具有两对正反相输入端，其输出端产生比较信号；其中一比较器模块的一对正反相输入端分别接稳定电压VCON和补偿电压RAMP1，另一对正反相输入端分别接电流均衡电压VCB1和VCB2；另一比较器模块的一对正反相输入端分别接稳定电压VCON和补偿电压RAMP2，另一对正反相输入端分别接电流均衡电压VCB2和VCB1；两个恒定导通时间产生模块，所述恒定导通时间产生模块根据对应比较器模块的比较信号生成导通时间信号；两个控制逻辑与软启动模块，所述控制逻辑与软启动模块根据对应恒定导通时间产生模块的导通时间信号通过控制逻辑生成驱动信号；两个驱动模块，所述驱动模块使对应控制逻辑与软启动模块的驱动信号功率放大后用以驱动对应开关支路中功率开关管Mp和Mn进行开关控制。...

【技术特征摘要】
1.一种基于COT控制含均流功能两相Buck电路的电源管理芯片，其特征在于，包括：两条开关支路，所述开关支路包含功率开关管Mp和Mn；其中，功率开关管Mp的源端接电路的输入电压VIN，功率开关管Mp的漏端与功率开关管Mn的漏端以及电路中对应一相电感的一端相连，功率开关管Mn的源端接地，电路中两相电感的另一端相互并联；基准电路模块，其在输入电压VIN为高电平时为片内提供参考电压VBG；纹波补偿模块，其采样电路的输出电压VO以及两相电感与对应开关支路的连接点电压，从而产生基准电压FB和两路补偿电压RAMP1和RAMP2；电压环模块，其根据基准电压FB和参考电压VBG进行比较，产生稳定电压VCON；电流采样模块，其通过电流镜像逐周期采样两条开关支路中流经功率开关管Mp的电流峰值，对应产生正相关于电流峰值的电流采样电压VCS1和VCS2；电流均衡模块，其根据电流采样电压VCS1和VCS2进行比较，产生一对差分的电流均衡电压VCB1和VCB2；两个比较器模块，所述比较器模块具有两对正反相输入端，其输出端产生比较信号；其中一比较器模块的一对正反相输入端分别接稳定电压VCON和补偿电压RAMP1，另一对正反相输入端分别接电流均衡电压VCB1和VCB2；另一比较器模块的一对正反相输入端分别接稳定电压VCON和补偿电压RAMP2，另一对正反相输入端分别接电流均衡电压VCB2和VCB1；两个恒定导通时间产生模块，所述恒定导通时间产生模块根据对应比较器模块的比较信号生成导通时间信号；两个控制逻辑与软启动模块，所述控制逻辑与软启动模块根据对应恒定导通时间产生模块的导通时间信号通过控制逻辑生成驱动信号；两个驱动模块，所述驱动模块使对应控制逻辑与软启动模块的驱动信号功率放大后用以驱动对应开关支路中功率开关管Mp和Mn进行开关控制。2.根据权利要求1所述的电源管理芯片，其特征在于：所述的基准电压FB正比于输出电压VO的直流分量，补偿电压RAMP1的交流分量正比于其中一相电感电流的交流分量，补偿电压RAMP2的交流分量正比于另一相电感电流的交流分量，补偿电压RAMP1和RAMP2的直流分量均等于基准电压FB。3.根据权利要求1所述的电源管理芯片，其特征在于：所述恒定导通时间产生模块当比较信号为低电平时，生成导通时间信号才为高电平且该高电平的脉宽恒定，其他时间生成导通时间信号均为低电平。4.根据权利要求1所述的电源管理芯片，其特征在于：所述控制逻辑与软启动模块当导通时间信号为高电平时，生成驱动信号为低电平，当导通时间信号为低电平时，生成驱动信号为高电平。5.根据权利要求1所述的电源管理芯片，其特征在于：所述驱动模块当驱动信号为低电平时，使其对应驱动的开关支路中功率开关管Mp开通，功率开关管Mn关断；当驱动信号为高电平时，使其对应驱动的开关支路中功率开关管Mn开通，功率开关管Mp关断。6.根据权利要求1所述的电源管理芯片，其特征在于：所述的电流均衡模块包括单输出的跨导放大器GM1、双输出差分型的跨导放大器GM2、电容C、或门、八个电流源I1～I8、五个开关S1～S5、四个PMOS管PM1～PM4、电阻R11～R12和R21～R22、三个NMOS管NM1～NM3、两个RS触发器R1～R2、两个反相器INV1～INV2、两个延时器Delay1～Delay2、双输入的三位计数器CA1和单输入的计数器CA2；其中：跨导放大器GM1的正相输入端和反相输入端分别接电流采样电压VCS1和VCS2，跨导放大器GM1的输出端与电容C的上极板、开关S5的一端以及跨导放大器GM2的反相输入端相连，电容C的下极板接地，八个电流源I1～I8的输入端均接电源电压，电流源I6的输出端与跨导放大器GM2的正相输入端、开关S5的另一端以及NMOS管NM1的漏极和栅极相连，NMOS管NM1的源极接地，电流源I1～I4的输出端分别与开关S1～S4的一端相连，开关S1～S4的另一端与跨导放大器GM2的正相输出端、电阻R11的一端以及PMOS管PM1的栅极相连，电阻R11的另一端接地，电流...

【专利技术属性】
技术研发人员：赵梦恋，张书瑜，朱波，秦政，杨艺丹，董阳涛，吴晓波，
申请(专利权)人：浙江大学，
类型：发明
国别省市：浙江;33