温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明提供了一种多片高速ADC芯片的同步方法及装置，相应的方法包括将输入的时钟信号经过一分若干路的差分时钟缓冲器，产生若干路同频同相的差分时钟，并且差分时钟的路数比ADC芯片的数量多一个；将一路差分时钟作为一片D触发器的数据锁存时钟，将剩余...
该专利属于北京华力创通科技股份有限公司所有，仅供学习研究参考，未经过北京华力创通科技股份有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。