半导体元件制造技术

本实用新型专利技术提供一种半导体元件。根据一种实施例，半导体元件具有与硅基半导体器件连接的基于化合物半导体材料的半导体器件以及保护部件，其中该硅基半导体器件是晶体管。保护部件并联耦接于硅基半导体器件两端并且可以是电阻器、二极管或晶体管。根据另一种实施例，硅基半导体器件是二极管。化合物半导体材料可以用短路部件与电位源(例如，地线)短接。

Semiconductor component

The utility model provides a semiconductor component. According to one embodiment, the semiconductor element has a semiconductor device based on a compound semiconductor material connected to the silicon based semiconductor device, and a protection member, wherein the silicon based semiconductor device is a transistor. The protective components are connected in parallel to both ends of the silicon based semiconductor device and may be a resistor, a diode, or a transistor. According to another embodiment, the silicon based semiconductor device is a diode. A compound semiconductor material may be shorted with a potential source (e.g., ground wire) by means of a short circuit member.

【技术实现步骤摘要】
半导体元件相关申请的交叉引用本申请是由BalajiPadmanabhan等人在2015年7月24日提交的、题目为“SEMICONDUCTORCOMPONENTANDMETHODOFMANUFACTURE”的临时专利申请序列号62/196,655的非临时申请，该临时专利申请全文并入本文以作参考，并且在此要求其共同主题的优先权。
本技术一般地涉及电子学，并且更特别地涉及其半导体结构以及形成半导体器件的方法。
技术介绍
过去，半导体工业使用各种不同的器件结构和方法来形成半导体器件，例如，二极管、肖特基二极管、场效应晶体管(FET)、高电子迁移率晶体管(HEMT)等。诸如二极管、肖特基二极管和FET之类的器件典型地由硅基板制成。由硅基板制成的半导体器件的缺点包括低击穿电压、过大的反向漏电流、大的正向电压降、不适宜地低的开关特性、高的功率密度以及高制造成本。要克服这些缺点，半导体制造商已经转向用化合物半导体基板来制造半导体器件，例如，III-N半导体基板、III-V半导体基板、II-VI半导体基板等。尽管这些基板具有改进的器件性能，但是它们易碎且增加了制造成本。因而，半导体工业已经开始使用作为硅和III-N材料的组合的化合物半导体基板，以解决成本、可制造性和脆弱性的问题。形成于硅基板或其他半导体基板上的III-N化合物半导体材料已经在ZhiHe的且于2011年6月9日公布的美国专利申请公开号2011/0133251A1以及MichaelA.Briere的且于2013年3月21日公布的美国专利申请公开号2013/0069208A1中进行了描述。半导体制造商使用硅半导体材料和III-N半导体材料的组合来制造器件，例如，与硅器件级联的常开的III-N耗尽型HEMT。使用这种材料组合有助于使用常开的III-N耗尽型器件来实现常关状态。在被配置为开关的级联器件中，硅器件通常由于在高漏极偏压下操作的III-N器件的高的漏电流而在雪崩模式下操作。在雪崩操作模式中，III-N器件的栅极处于较大的压力下，因为硅器件的雪崩击穿电压会超过III-N器件的栅极电介质的击穿电压。猛烈的压力条件，例如，在雪崩模式下操作硅器件，会降低器件的可靠性，降低击穿电压，增加漏电流，并且会降低硅器件的可靠性。级联半导体器件已经在RakeshK.Lal等人的且于2013年4月11日公布的美国专利申请公开号2013/0088280A1中进行了描述。因此，具有可降低硅器件进入雪崩击穿的可能性的级联半导体器件及其制造方法将会是有利的。若该结构及方法实现起来具有成本效益将会是更有利的。
技术实现思路
本技术的第一方面提供一种半导体元件(10，30)，具有至少第一端子及第二端子，其特征在于包括：第一半导体器件(12，32)，具有第一载流端子及第二载流端子，所述第一半导体器件(12，32)由硅基材料配置；第二半导体器件(14)，具有控制端子(14G)和第一载流端子(14D)及第二载流端子(14S)，所述第二半导体器件(14)由III-N半导体材料配置，所述第一半导体器件(12)的所述第一载流端子与所述第二半导体器件(14)的第二载流端子(14S)耦接，并且所述第二半导体器件(14)的所述控制端子(14G)与所述第一半导体器件(12)的所述第二载流端子耦接；以及第三半导体器件(16，36)，具有控制端子(16G，36G)和第一载流端子(16D，36D)及第二载流端子(16S，36S)，所述第三半导体器件(16，36)的所述第一载流端子(16D，36D)与所述第三半导体器件(16，36)的所述控制端子(16G，36G)、所述第一半导体器件(12，32)的所述第一载流端子以及所述第二半导体器件(14)的所述第二载流端子(14S)耦接。根据上面描述的半导体元件的一个单独实施例，其特征在于所述第一半导体器件(12，32)是第一晶体管，所述第二半导体器件(14)是第二晶体管，所述第三半导体器件(16)是第三晶体管，并且所述硅基半导体材料是第一导电类型的硅。根据上面描述的半导体元件的一个单独实施例，其特征在于所述第一晶体管(12，32)、所述第二晶体管(14)和所述第三晶体管(16)是单片集成的。根据上面描述的半导体元件的一个单独实施例，其特征在于所述第二半导体器件(14)的所述控制端子(14G)与所述第三半导体器件(16)的所述第二载流端子(16S)耦接。根据上面描述的半导体元件的一个单独实施例，其特征在于所述第一半导体器件(12，32)是具有阴极和阳极的二极管(32)，所述阴极用作所述第一载流端子并且所述阳极用作所述第二载流端子。根据上面描述的半导体元件的一个单独实施例，其特征在于所述第三半导体器件(16)具有比所述第二半导体器件(14)的绝对阈值电压值大的阈值电压。本技术的另一方面提供一种半导体元件(10，30)，其特征在于包括：硅基半导体器件(12，32)，由硅半导体材料形成，且具有第一载流端子及第二载流端子；III-N基半导体器件(14)，由III-N半导体材料形成，且具有控制端子(14G)、第一载流端子(14S)和第二载流端子(14D)，所述硅基半导体器件(12，32)的所述第一载流端子与所述III-N基半导体器件(14)的所述控制端子耦接，所述硅基半导体器件(12，32)的所述第二载流端子与所述III-N半导体器件(14)的所述第一载流端子(14S)耦接；以及第一晶体管(16，36)，具有控制端子(16G，36G)和第一载流端子(16D，36D)及第二载流端子(16S，36S)，所述第一晶体管(16，36)的所述控制端子(16G，36G)与所述硅基半导体器件(12，32)的所述第二载流端子耦接。根据上面描述的半导体元件的一个单独实施例，其特征在于所述硅基半导体器件(12，32)包括具有阳极和阴极的二极管(32)，并且所述III-N基半导体器件(14)包括具有栅极(14G)、源极(14S)和漏极(14D)的第一场效应晶体管，并且其中所述二极管(32)的所述阳极用作所述硅基半导体器件(32)的所述第一载流端子，所述二极管(32)的所述阴极用作所述硅基半导体器件(32)的所述第二载流端子，所述第一场效应晶体管的所述源极(14S)用作所述III-N基半导体器件(14)的所述第一载流端子，并且所述第一场效应晶体管的所述漏极(14D)用作所述III-N基半导体器件(14)的所述第二载流电极。根据上面描述的半导体元件的一个单独实施例，其特征在于所述硅基半导体器件(12，32)包括具有栅极(12G)、源极(12S)和漏极(12D)的第一场效应晶体管(12)，并且所述III-N基半导体器件(14)包括具有栅极(14G)、源极(14S)和漏极(14D)的第二场效应晶体管，并且其中所述第一场效应晶体管(12)的所述源极(12S)用作所述硅基半导体器件(12)的所述第一载流端子，所述第一场效应晶体管的所述漏极(12D)用作所述硅基半导体器件(12)的所述第二载流电极，所述第二场效应晶体管的所述源极(14S)用作所述III-N基半导体器件(14)的所述第一载流电极，并且所述第二场效应晶体管的所述漏极(14D)用作所述III-N基半导体器件(14)的所述第二载流电极本文档来自技高网...

【技术保护点】
一种半导体元件(10，30)，具有至少第一端子及第二端子，其特征在于包括：第一半导体器件(12，32)，具有第一载流端子及第二载流端子，所述第一半导体器件(12，32)由硅基材料配置；第二半导体器件(14)，具有控制端子(14G)和第一载流端子(14D)及第二载流端子(14S)，所述第二半导体器件(14)由III‑N半导体材料配置，所述第一半导体器件(12，32)的所述第一载流端子与所述第二半导体器件(14)的第二载流端子(14S)耦接，并且所述第二半导体器件(14)的所述控制端子(14G)与所述第一半导体器件(12，32)的所述第二载流端子耦接；以及第三半导体器件(16，36)，具有控制端子(16G，36G)和第一载流端子(16D，36D)及第二载流端子(16S，36S)，所述第三半导体器件(16，36)的所述第一载流端子(16D，36D)与所述第三半导体器件(16，36)的所述控制端子(16G，36G)、所述第一半导体器件(12，32)的所述第一载流端子以及所述第二半导体器件(14)的所述第二载流端子(14S)耦接。

【技术特征摘要】
2015.07.24 US 62/196,655;2016.06.29 US 15/197,2551.一种半导体元件(10，30)，具有至少第一端子及第二端子，其特征在于包括：第一半导体器件(12，32)，具有第一载流端子及第二载流端子，所述第一半导体器件(12，32)由硅基材料配置；第二半导体器件(14)，具有控制端子(14G)和第一载流端子(14D)及第二载流端子(14S)，所述第二半导体器件(14)由III-N半导体材料配置，所述第一半导体器件(12，32)的所述第一载流端子与所述第二半导体器件(14)的第二载流端子(14S)耦接，并且所述第二半导体器件(14)的所述控制端子(14G)与所述第一半导体器件(12，32)的所述第二载流端子耦接；以及第三半导体器件(16，36)，具有控制端子(16G，36G)和第一载流端子(16D，36D)及第二载流端子(16S，36S)，所述第三半导体器件(16，36)的所述第一载流端子(16D，36D)与所述第三半导体器件(16，36)的所述控制端子(16G，36G)、所述第一半导体器件(12，32)的所述第一载流端子以及所述第二半导体器件(14)的所述第二载流端子(14S)耦接。2.根据权利要求1所述的半导体元件(10，30)，其特征在于所述第一半导体器件(12，32)是第一晶体管，所述第二半导体器件(14)是第二晶体管，所述第三半导体器件(16)是第三晶体管，并且所述硅基半导体材料是第一导电类型的硅。3.根据权利要求2所述的半导体元件(10，30)，其特征在于所述第一半导体器件(12，32)、所述第二半导体器件和所述第三半导体器件是单片集成的。4.根据权利要求1所述的半导体元件(10，30)，其特征在于所述第二半导体器件(14)的所述控制端子(14G)与所述第三半导体器件(16)的所述第二载流端子(16S)耦接。5.根据权利要求1所述的半导体元件(10，30)，其特征在于所述第一半导体器件(12，32)是具有阴极和阳极的二极管，所述阴极用作所述第一载流端子并且所述阳极用作所述第二载流端子。6.根据权利要求1所述的半导体元件(10，30)，其特征在于所述第三半导体器件(16)具有比所述第二半导体器件(14)的绝对阈值电压值大的阈值电压。7.一种半导体元件(10，30...

【专利技术属性】
技术研发人员：B·帕德玛纳伯翰，P·文卡特拉曼，A·萨利赫，刘春利，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国,US