半导体装置制造方法及图纸

一种半导体装置，包含第一鳍式场效晶体管及第二鳍式场效晶体管。第一鳍式场效晶体管包含第一栅极、第一源极及第一漏极，且具有源极/漏极间的第一距离。第二鳍式场效晶体管包含第二栅极、第二源极及第二漏极，且具有小于第一鳍式场效晶体管源极/漏极间距离的第二距离。在一些实施例中，第一鳍式场效晶体管装置为一种输入/输出装置，而第二鳍式场效晶体管装置为诸如一核心装置的非输入/输出装置。在一些实施例中，第一鳍式场效晶体管源极/漏极之间具有较大的距离，是因为第一鳍式场效晶体管装置的一附加间隔层而第二鳍式场效晶体管装置没有。其功效在于可减少短通道效应。

Semiconductor device

The invention relates to a semiconductor device, which comprises a first fin type field effect transistor and a two fin field effect transistor. The first fin field effect transistor comprises a first grid, a first source and a first drain, and has a first distance between the source and drain electrodes. The second fin field effect transistor comprises a second gate, a second source and a two drain, and has a distance of less than the distance between the source and drain of the first fin type field effect transistor. In some embodiments, the first fin field effect transistor device is an input / output device, and the second fin field-effect transistor device is a non input / output device such as a core device. In some embodiments, the first fin field effect transistor source / drain has a larger distance between, because the first fin is an additional spacer layer field effect transistor device and second fin field effect transistor device No. Its effect is to reduce the short channel effect.

【技术实现步骤摘要】

本专利技术实施例是揭露一种关于半导体装置的制造方法，且特别是关于一种通过调变源极/漏极间距离而提升输入/输出装置可靠性的方法。
技术介绍
为了追求更高的装置密度、更佳的效能及更低的成本，半导体产业已进入纳米等级技术。随着此项进展，来自制造与设计两方面的挑战导致了三维结构的设计，例如：鳍式场效晶体管(FinFET)装置。一典型的鳍式场效晶体管装置具有从基板延伸出来的一薄“鳍片”(或类似鳍状结构)。此鳍片通常含有硅并形成晶体管装置本体。晶体管的通道形成于此直立的鳍片内。栅极形成于鳍片之上并沿着鳍片的侧边(即包裹着鳍片)，此种栅极型态更能有效的控制通道。其他有关鳍式场效晶体管装置的优点还包含了减少短通道效应(shortchanneleffect)以及具有更高的电流。然而，传统的鳍式场效晶体管装置仍然存在一些缺点。例如，输入/输出用的鳍式场效晶体管装置的源极/漏极间距离大致与核心鳍式场效晶体管装置的源极/漏极间距离一样。如此一来会造成一些可靠性问题，例如崩溃电压(breakdownvoltage)，热流载子注入(hotcarrierinjection)或漏电流(leakagecurrent)。因此，尽管现有的鳍式场效晶体管装置以及其制造方法虽然大致已经满足了此领域可预期的目的，却无法在各方面令人满意。
技术实现思路
依据本专利技术实施例的一方面是提供一种半导体装置，包含一第一鳍式场效晶体管装置及一第二鳍式场效晶体管装置。该第一鳍式场效晶体管装置包含一第一栅极、一第一源极以及一第一漏极，其中该第一鳍式场效晶体管装置具有一源极/漏极间第一距离。该第二鳍式场效晶体管装置包含一第二栅极、一第二源极以及一第二漏极，其中该第二鳍式场效晶体管装置具有不同于该源极/漏极间第一距离的一源极/漏极间第二距离。附图说明为让本专利技术实施例的上述和其他目的、特征、优点与实施例能更明显易懂，在阅读下述的说明书时请参照所附附图。值得注意的是，根据业界的标准做法，各种特征并非按比例绘制。事实上为清楚说明，这些特征的尺寸可任意放大或缩小。图1绘示本专利技术实施例中，一鳍式场效晶体管装置的透视图；图2-15、图17-30及图32-44绘示本专利技术实施例中，一鳍式场效晶体管装置于各制造阶段的三维透视图；图16、图31及图45-48绘示本专利技术实施例中，一鳍式场效晶体管装置不同的剖面侧视图；图49-50绘示本专利技术实施例中，制造一鳍式场效晶体管装置的诸方法的流程图。具体实施方式以下的说明将提供许多不同的实施方式或实施例来实施本揭露的主题。元件或排列的具体范例将在以下讨论以简化本揭露。当然，这些描述仅为部分范例且本揭露并不以此为限。例如，将第一特征是形成在第二特征上或上方，此一叙述不但包含第一特征和第二特征直接接触的实施方式，也包含其他特征形成在第一特征与第二特征之间，且在此情形下第一特征和第二特征不会直接接触的实施方式。此外，本揭露可能会在不同的范例中重复标号或文字。重复的目的是为了简化及明确叙述，而非界定所讨论的不同实施方式及配置间的关系。此外，为了简化及明确叙述，附图中各种特征的尺寸可任意地绘制。除此之外，空间相对用语如“下面”、“下方”、“低于”、“上面”、“上方”及其他类似的用语，在此是为了方便描述图中的一个元件或特征和另一个元件或特征的关系。空间相对用语除了涵盖图中所描绘的方位外，该用语更涵盖装置在使用或操作时的其他方位。也就是说，当该装置的方位与附图不同(旋转90度或在其他方位)时，在本揭露中所使用的空间相对用语同样可相应地进行解释。本专利技术实施例是揭露关于一种鳍式场效晶体管(FinFET)装置，但不以此为限。例如，该FinFET装置可以为一种互补式金属氧化半导体(CMOS)，其中包含P型金属氧化半导体(PMOS)鳍式场效晶体管装置以及N型金属氧化半导体(NMOS)鳍式场效晶体管装置。下面将以一个或一个以上的FinFET的实施例揭露本专利技术的各种实施方式。然而，可以理解的是，该应用不限于特定形式的装置，除非是于明确要求保护的状态下。使用FinFET装置已在半导体产业中日渐普及。图1为绘示本专利技术的一实施例中，一种FinFET装置50的示意图。所述的FinFET装置50是一种内置在基板上的非平面多栅极晶体管。一种薄硅“鳍状”结构(又称为鳍片)形成了该FinFET装置50的主体。而FinFET装置50的栅极60包覆围绕该鳍片。Lg则表示栅极60的长度(或宽度，取决于视角)。FinFET装置50的源极70和漏极80是形成在本身作为一通道用途的鳍片的延伸上，其相对位置在栅极60的相异两侧。FinFET装置50的有效通道将取决于鳍片的尺寸。相较于传统的金属氧化半导体场效晶体管(MOSFET)装置(亦可称为平面装置)FinFET装置更提供了若干优点。这些优点包括了较佳的芯片面积效率，改善载体迁移率，且制造过程亦可与制造平面装置相容。因此，可预期使用FinFET装置进而设计一部分或整个集成电路芯片(ICchip)。然而，传统FinFET的制造方法仍存在部分缺点。例如，传统FinFET的制造方法无法区别输入/输出(I/O)装置与非I/O装置。在一些实施例中，I/O装置是一种处理输入和/或输出电压/电流的装置，因此I/O装置相较于非I/O装置必须能够承受更大量的电压/电流摆幅。在一些实施例中，核心装置是指惯用的逻辑装置(及不需要直接处理电压/电流)，举例来说，各种逻辑门像是NAND，NOR，反相器(INVERTER)等。在一些实施例中，核心装置包含一个静态随机存取记忆体(staticrandom-accessmemory，SRAM)区域。由于传统的制造方法无法区别I/O装置与非I/O装置，导致I/OFinFET装置中的源极与漏极之间距离与非I/OFinFET装置中的源极与漏极之间距离大致相同。这样反过来又可能产生一些可靠性问题，例如崩溃电压(breakdownvoltage)，热流载子注入(hotcarrierinjection)和/或漏电流(leakagecurrent)的产生。当IC制造进展到下一个技术世代时，例如10纳米技术节点(或更小的节点)，这些可靠性问题将更加严重。在先进的IC科技制造技术节点上，这部分至少是起因于间距的缩小。为了改善FinFET装置的可靠性问题，本专利技术实施例了利用各种技术手段制造FinFET装置，其中于I/O装置中源极与漏极之间的距离大于非I/O装置中源极与漏极之间的距离。请配合参照图2-15，将更详细的描述于下。图2-15绘示本专利技术实施例中，一种FinFET装置100A和100B于各阶段制造的三维透视图。FinFET装置100A是一种I/O装置且FinFET装置100B是一种非I/O装置，例如为核心装置。FinFET装置100A和100B是制造于同一基板上，基于简化的理由并未在图中绘示出基板。在一些实施例中，基板包含介电材料，例如氧化硅(SiO2)。形成一半导体层110于基板上。在一实施例中，此半导体层110包含晶体硅材料。在布植流程中可植入多个掺杂离子至半导体层110中，其中在一实施例中掺杂离子可以包含N型材料，例如砷或磷，或在一实施例中掺杂离子可以包含P型材料，例如硼，掺杂离子的本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包含：一第一鳍式场效晶体管装置，包含一第一栅极，一第一源极，以及一第一漏极，其中该第一鳍式场效晶体管装置具有一源极/漏极间第一距离；以及一第二鳍式场效晶体管装置，包含一第二栅极，一第二源极，以及一第二漏极，其中该第二鳍式场效晶体管装置具有不同于该源极/漏极间第一距离的一源极/漏极间第二距离。

【技术特征摘要】
2015.10.16 US 14/885,1151.一种半导体装置，其特征在于，包含：一第一鳍式场效晶体管装置，包含一第一栅极，一第一源极，以及一第一漏极，其中该第...

【专利技术属性】
技术研发人员：江国诚，蔡庆威，王志豪，梁英强，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71