半导体装置制造方法及图纸

一种半导体装置，用于提高半导体装置的性能。在半导体芯片(CP1)内形成有功率MOSFET和用于检测功率MOSFET的电流的感测MOSFET，由功率MOSFET用的源极电极(ES1)形成源极焊盘(PDS1a)和开尔文焊盘(PDK)。源极焊盘(PDS1a)是用于输出在功率MOSFET中流动的电流的焊盘，开尔文焊盘(PDK)是用于检测功率MOSFET的源极电位的焊盘。源极电极(ES1)具有狭缝(SL1)，在俯视视角下，狭缝(SL1)的至少一部分配置在源极焊盘(PDS1a)和开尔文焊盘(PDK)之间。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置，例如能够适当地应用于具有功率晶体管和电流检测用晶体管的半导体装置。
技术介绍
在日本特开平8-334534号公报(专利文献1)、日本特表2006-500780号公报(专利文献2)、美国专利第5034796号(专利文献3)以及非专利文献1中记载有与具备电流检测电路的功率半导体装置相关的技术。现有技术文献专利文献专利文献1：日本特开平8-334534号公报专利文献2：日本特表2006-500780号公报专利文献3：美国专利第5034796号说明书非专利文献非专利文献1：“Powermetaloxidesemiconductorfieldeffecttransistorswithaccuratecurrentsensingfunctionoverawidetemperaturerange”,IETPowerElectron.,2011,Vol.4,Iss5,pp503-507
技术实现思路
期望在具有功率晶体管和电流检测用晶体管的半导体装置中提高性能。其他课题和新的特征根据本说明书的描述以及附图而变得明确。根据一实施方式，一种具有功率MOSFET和用于检测所述功率MOSFET的电流的感测MOSFET的半导体装置具有由所述功率MOSFET用的源极电极形成的第一源极焊盘以及第二源极焊盘。所述第一源极焊盘是用于输出在所述功率MOSFET中流动的电流的焊盘，所述第二源极焊盘是用于检测所述功率MOSFET的源极电位的焊盘。所述源极电极具有狭缝，在俯视视角下，所述狭缝的至少一部分配置在所述第一源极焊盘和所述第二源极焊盘之间。根据一实施方式，能够提高半导体装置的性能。附图说明图1是示出使用一实施方式的半导体芯片的电子装置的一例的电路图。图2是示出一实施方式的半导体芯片的芯片布局的俯视图。图3是示出一实施方式的半导体芯片的芯片布局的俯视图。图4是示出一实施方式的半导体芯片的芯片布局的俯视图。图5是一实施方式的半导体芯片的局部放大俯视图。图6是一实施方式的半导体芯片的主要部分剖视图。图7是一实施方式的半导体芯片的主要部分剖视图。图8是一实施方式的半导体装置的上表面图。图9是一实施方式的半导体装置的下表面图。图10是一实施方式的半导体装置的俯视透视图。图11是一实施方式的半导体装置的剖视图。图12是一实施方式的半导体装置的剖视图。图13是研究例的半导体芯片的俯视图。图14是示出研究例的半导体芯片的电流感测特性的图表。图15是研究例的半导体芯片的主要部分剖视图。图16是示出一实施方式的半导体芯片的芯片布局的俯视图。图17是示出一实施方式的半导体芯片的电流感测特性的图表。图18是示出将功率MOSFET导通时的时序图的图表。图19是示出一实施方式的半导体芯片的芯片布局的俯视图。图20是示出其他实施方式的半导体芯片的芯片布局的俯视图。图21是示出其他实施方式的半导体芯片的芯片布局的俯视图。图22是示出其他实施方式的半导体芯片的芯片布局的俯视图。图23是示出其他实施方式的半导体芯片的芯片布局的俯视图。图24是示出其他实施方式的半导体芯片的芯片布局的俯视图。图25是示出其他实施方式的半导体芯片的芯片布局的俯视图。图26是示出半导体芯片的连接构造的俯视图。图27是示出其他实施方式的半导体芯片的芯片布局的俯视图。图28是示出其他实施方式的半导体芯片的芯片布局的俯视图。图29是示出其他实施方式的半导体芯片的芯片布局的俯视图。图30是示出其他实施方式的半导体芯片的芯片布局的俯视图。图31是示出半导体芯片的连接构造的俯视图。图32是示出其他实施方式的半导体芯片的芯片布局的俯视图。图33是示出其他实施方式的半导体芯片的芯片布局的俯视图。图34是示出其他实施方式的半导体芯片的芯片布局的俯视图。图35是示出其他实施方式的半导体芯片的芯片布局的俯视图。具体实施方式在下述的实施方式中，为方便说明在需要时分成多个部分或者实施方式而进行说明，但除去特别明示的情况，它们并不是彼此无关的，而是一方为另一方的一部分或者全部的变形例、详细内容、补充说明等的关系。并且，在下述的实施方式中，在提及要素的数字等(包括个数、数值、量、范围等)的情况下，去除特别明示的情况以及在原理上明确地限定为特定的数字的情况等，并不限定为该提及的数字，可以是提及的数字以上也可以是提及的数字以下。进而，在下述的实施方式中，其构成要素(也包括要素步骤等)除去特别明示的情况以及可以认为在原理上明确是必需的情况等，当然不一定是必需的。同样地，在下述的实施方式中，在提及构成要素等的形状、位置关系等时，除去特别明示的情况以及可以认为在原理上明确不是那样的情况等，包括在实质上与该形状等近似或者类似的情况等。这一点对于上述数值以及范围也是同样的。在下文中，基于附图详细地说明实施方式。另外，在用于说明实施方式的所有附图中，对具有同一功能的部件标注同一标号而省略其重复的说明。并且，在下述的实施方式中，除了特别需要时以外，原则上不重复同一部分或者同样的部分的说明。并且，在实施方式所使用的附图中，也存在虽然是剖视图但为了易于观察附图而省略阴影线的情况。并且，也存在虽然是俯视图但为了易于观察附图而标注阴影线的情况。并且，在本申请中，将场效应晶体管记载为MOSFET(MetalOxideSemiconductorFieldEffectTransistor：金属氧化物半导体场效应晶体管)或者简单记载为MOS，但不仅包括使用氧化膜以作为栅极绝缘膜的情况，还包括使用氧化膜以外的绝缘膜以作为栅极绝缘膜的情况。(实施方式1)＜关于电路结构＞图1是示出使用本专利技术的一实施方式的半导体芯片(半导体装置)CP1的电子装置的一例的电路图。图1所示的电子装置所使用的半导体芯片CP1具有功率MOSFET(MetalOxideSemiconductorFieldEffectTransistor：金属氧化物半导体场效应晶体管)1和用于探测在功率MOSFET1中流动的电流的感测MOSFET2。即，在图1中，被标注标号1的虚线围绕的部分由半导体芯片CP1构成。半导体芯片CP1内置功率MOSFET1以及感测MOSFET2，并且具有漏极端子DT、栅极端子GT、源极端子ST1、源极端子ST2以及开尔文端子KT。另外，漏极端子DT与后述的背面电极BE对应，栅极端子GT与后述的栅极焊盘PDG对应，源极端子ST1与后述的源极焊盘PDS1a、PDS1b对应，源极端子ST2与后述的源极焊盘PDS2对应，开尔文端子KT与后述的开尔文焊盘PDK对应。形成在半导体芯片CP1内的功率MOSFET1的漏极、源极以及栅极与漏极端子DT、源极端子ST1以及栅极端子GT各自连接。并且，形成在半导体芯片CP1内的感测MOSFET2的漏极、源极以及栅极与漏极端子DT、源极端子ST2以及栅极端子GT各自连接。并且，形成在半导体芯片CP1内的功率MOSFET1的源极还与开尔文端子KT连接。半导体芯片CP1的漏极端子DT(背面电极BE)与电源(电池)BAT的高电位侧连接，使电源电位(电源电压)VIN从电源BAT供给至半导体芯片CP1的漏极端子DT。半导体芯片CP1的源极端子ST1与负载LOD的一端连接，负载LOD的另一端与接地电位(接地电位、固定电位)GN本文档来自技高网...

【技术保护点】
一种半导体装置，具有：半导体基板；第一MOSFET，形成于所述半导体基板的主面的第一区域；第二MOSFET，形成于所述半导体基板的所述主面的第二区域；第一源极电极，形成于所述第一区域的上方，并与所述第一MOSFET的源极电连接；第二源极电极，形成于所述半导体基板的所述主面的上方，并与所述第二MOSFET的源极电连接；栅极电极，形成于所述半导体基板的所述主面的上方，并与所述第一MOSFET的栅极和所述第二MOSFET的栅极电连接；漏极电极，形成于所述半导体基板的与所述主面相反一侧的背面，并与所述第一MOSFET的漏极和所述第二MOSFET的漏极电连接；绝缘膜，形成于所述半导体基板的所述主面的上方，并覆盖所述第一源极电极、所述第二源极电极以及所述栅极电极；第一源极焊盘，由从所述绝缘膜的第一开口部露出的所述第一源极电极形成；第二源极焊盘，由从所述绝缘膜的第二开口部露出的所述第一源极电极形成；第三源极焊盘，由从所述绝缘膜的第三开口部露出的所述第二源极电极形成；以及栅极焊盘，由从所述绝缘膜的第四开口部露出的所述栅极电极形成，所述第二MOSFET是用于检测在所述第一MOSFET中流动的电流的元件，在所述半导体基板的所述主面上，所述第二区域的面积比第一区域的面积小，所述第一源极焊盘以及所述第二源极焊盘配置于所述第一区域的上方，所述第一源极焊盘是用于输出在所述第一MOSFET中流动的电流的焊盘，所述第二源极焊盘是用于检测所述第一MOSFET的源极电位的焊盘，所述第一源极电极具有狭缝，在俯视视角下，所述狭缝的至少一部分配置在所述第一源极焊盘和所述第二源极焊盘之间。...

【技术特征摘要】
2015.09.30 JP 2015-1939291.一种半导体装置，具有：半导体基板；第一MOSFET，形成于所述半导体基板的主面的第一区域；第二MOSFET，形成于所述半导体基板的所述主面的第二区域；第一源极电极，形成于所述第一区域的上方，并与所述第一MOSFET的源极电连接；第二源极电极，形成于所述半导体基板的所述主面的上方，并与所述第二MOSFET的源极电连接；栅极电极，形成于所述半导体基板的所述主面的上方，并与所述第一MOSFET的栅极和所述第二MOSFET的栅极电连接；漏极电极，形成于所述半导体基板的与所述主面相反一侧的背面，并与所述第一MOSFET的漏极和所述第二MOSFET的漏极电连接；绝缘膜，形成于所述半导体基板的所述主面的上方，并覆盖所述第一源极电极、所述第二源极电极以及所述栅极电极；第一源极焊盘，由从所述绝缘膜的第一开口部露出的所述第一源极电极形成；第二源极焊盘，由从所述绝缘膜的第二开口部露出的所述第一源极电极形成；第三源极焊盘，由从所述绝缘膜的第三开口部露出的所述第二源极电极形成；以及栅极焊盘，由从所述绝缘膜的第四开口部露出的所述栅极电极形成，所述第二MOSFET是用于检测在所述第一MOSFET中流动的电流的元件，在所述半导体基板的所述主面上，所述第二区域的面积比第一区域的面积小，所述第一源极焊盘以及所述第二源极焊盘配置于所述第一区域的上方，所述第一源极焊盘是用于输出在所述第一MOSFET中流动的电流的焊盘，所述第二源极焊盘是用于检测所述第一MOSFET的源极电位的焊盘，所述第一源极电极具有狭缝，在俯视视角下，所述狭缝的至少一部分配置在所述第一源极焊盘和所述第二源极焊盘之间。2.根据权利要求1所述的半导体装置，其中，在俯视视角下，所述第一源极焊盘和所述第二源极焊盘之间的最短路径被所述狭缝截断。3.根据权利要求2所述的半导体装置，其中，在俯视视角下，所述狭缝配置为比所述第一源极焊盘靠近所述第二源极焊盘。4.根据权利要求2所述的半导体装置，其中，在俯视视角下，所述第二源极焊盘配置为比所述半导体装置的除了第一角部以外的角部靠近所述第一角部，在俯视视角下，以由所述半导体装置的形成所述第一角部的两边和所述狭缝围绕所述第二源极焊盘的方式形成所述狭缝。5.根据权利要求1所述的半导体装置，其中，所述第一MOSFET由形成在所述半导体基板的所述主面的所述第一区域中且彼此并联连接的多个单位晶体管单元形成。6.根据权利要求5所述的半导体装置，其中，在所述半导体基板的所述主面上，在所述狭缝的下方未形成所述单位晶体管单元。7.根据权利要求1所述的半导体装置，其中，所述第二源极焊盘和所述第三源极焊盘与用于检测在所述第二MOSFET中流动的电流的电流检测电路部电连接，所述电流检测电路部设置于所述半导体装置的外部。8.根据权利要求7所述的半导体装置，其中，所述电流检测电路部具有差动放大器，所述第二源极焊盘与所述电流检测电路部的所述差动放大器的第一输入节点电连接，所述第三源极焊盘与所述电流检测电路部的所述差动放大器的第二输入节点电连接。9.一种半导体装置，具有：半导体基板；第一MOSFET，形成于所述半导体基板的主面的第一区域；第二MOSFET，形成于所述半导体基板的所述主面的第二区域；第一源极电极，形成于所述第一区域的上方，并与所述第一MOSFET的源极电连接；第二源极电极，形成于所述半导体基板的所述主面的上方，并与所述第二MOSFET...

【专利技术属性】
技术研发人员：高田圭太，小池信也，中原明宏，田中诚，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP