形成半导体装置的方法制造方法及图纸

本案揭露一种形成半导体装置的方法。此方法包含提供一前驱物，其具有一基板和位于基板上的栅极堆叠，而栅极堆叠各包含一电极层、一第一硬罩(HM)层在电极层上，和一第二HM层其在第一HM层上。此方法进一步地包含沉积一介电层在基板和栅极堆叠上，且填充栅极堆叠之间的空间；并且执行一第一化学机械平坦化(CMP)程序以部分地移除介电层。此方法更进一步地包含执行一蚀刻程序以移除第二HM层且部分地移除介电层，借以暴露第一HM层。此方法更进一步地包含执行第二CMP制程直到至少部分地移除第一HM层。

【技术实现步骤摘要】
形成半导体装置的方法
本揭露内容是关于半导体装置，特别是半导体装置的栅极置换制程。
技术介绍
半导体集成电路(IC)产业经历了指数级成长。在IC材料和设计技术上的进展，造就了一代又一代越发缩小和复杂电路的IC。在IC演化的历程中，功能密度(如，晶片单位面积上互连装置的数目)逐渐地增加，而几何尺寸(如：使用的制程所能创造的最小组件(或线路))则减小。这样的尺寸微缩的过程，一般有益于增加生产效率和降低相关的成本。如此的尺寸缩小亦增加了处理和制造IC上的复杂度，而且对于要实现这些进展，也需要在IC处理和制造上得到类似的发展。在IC设计中实现的一个进展是将典型的多晶硅栅极以金属栅极取代，用以在缩小特征尺寸时改良装置的性能。一形成金属栅极电极的制程称为栅极-置换或是“栅极-后(gate-last)”制程，其是经由置换多晶硅栅极“后”，才制造金属栅极电极。这使得后续制程的数目减少，包括高温制程，其是在形成最终栅极之后执行。然而，实施这等IC制造程序具有挑战性，特别是在进阶的制程世代中，缩小IC特征，诸如20纳米(nm)，16nm，和更小于此的世代。例如，IC的不同区域可能有不同的栅极长度，和/或在栅极形成和栅极以金属栅极置换之间，其经历不同的制造步骤。在IC的不同区域中，将多晶硅栅极之间维持在一致的高度是很具挑战性的。多晶硅栅极高度上的变异，会对于后续的栅极置换制程引发问题。
技术实现思路
在一示例的观点中，本揭露内容是针对于形成半导体装置的一方法。此方法包含提供一前驱物，其具有基板和位于基板上的栅极堆叠。栅极堆叠的各者包含一电极层、一硬罩层(HM)层在电极层上，和一第二HM层在第一HM层上。此方法更进一步地包含沉积一介电层在基板和栅极堆叠上，且填充介于栅极堆叠之间的空间。此方法更进一步地包含执行一第一化学机械平坦化(CMP)制程，以部分地移除介电层；并且执行一蚀刻制程，以移除第二HM层，和部分地移除介电层，借以暴露第一HM层。此方法更进一步地包含执行一第二CMP制程直到至少部分地移除第一HM层。在另一示例的观点中，本揭露内容是针对于形成半导体装置的一方法。此方法包含提供一前驱物，其具有基板和位于基板上的栅极堆叠，其中栅极堆叠的各者包含一电极层、一硬罩层(HM)层在电极层上，和一第二HM层在第一HM层上。此方法更进一步地包含沉积一蚀刻停止层(ESL)在基板上并且覆盖栅极堆叠的上部和侧壁，且沉积一层间介电层(ILD)在ESL上，并且填充介于栅极堆叠之间的空间。此方法更进一步地包含执行一第一化学机械平坦化(CMP)制程，以部分地移除ILD层；执行干蚀刻制程以部分地移除ESL、ILD层，和第二HM层，借以暴露第一HM层。此方法更进一步地包含执行一第二CMP制程直到至少部分地移除第一HM层。在另一示例的观点中，本揭露内容是针对于形成半导体装置的一方法。此方法包含提供一前驱物，其具有基板和位于基板上的栅极堆叠。栅极堆叠的各者包含一复合多层、一氮化物硬罩层(HM)层在此复合多层上，和一氧化物HM层在氮化物HM层上。此方法更进一步地包含形成一蚀刻停止层(ESL)在栅极堆叠的上部和侧壁。此ESL包含氮化物。此方法更进一步地包含沉积一层间介电层(ILD)，其覆盖ESL和栅极堆叠，并且填充介于栅极堆叠之间的空间。此ILD层包含氧化物。此方法更进一步地包含执行一第一化学机械平坦化(CMP)制程，以部分地移除至少此ESL，此ILD层，和此氧化物HM层；在执行第一蚀刻制程之后，此方法更进一步地包含执行一第二蚀刻制程，以选择性调适来蚀刻此ILD层和此氧化物HM层，而此氮化物HM层维持基本上不变的，借以暴露此氮化物HM层。此方法更进一步地包含执行一第二CMP制程，以选择性地移除此氮化物HM层，而此ILD层维持基本上不变的。附图说明当与所附附图一起阅读时，本揭露内容可自以下详细的描述而得到最好的理解。要强调的是，根据产业的标准做法，各个特征并不按尺寸绘制，而仅用来说明目的。事实上，为了清楚地讨论，各个特征的尺寸可任意地增加或减小。附图图1是根据本揭露内容的各不同的观点，形成半导体装置的方法的流程图；附图图2和图3是根据一些实施例，在附图图1中的方法的一些步骤的实施例；附图图4、5、6、7、8、9、10、13、14是根据一实施例，和根据附图图1的方法，绘示形成目标半导体装置的剖面图；附图图11和图12是根据一实施例，和根据附图图1的方法，绘示形成目标半导体结构的俯视图。具体实施方式以下的揭露内容提供许多不同的实施例或示例，以实现所提供标的的不同特征。为了简化本揭露内容，成分和配置的不同示例如后描述。这些当然仅是示例，目的不在于限制。例如，在描述中提及，形成第一特征，其高于或在第二特征之上，之后可能包括实施例，其中形成第一和第二特征其为直接接触，也可能包括实施例，其中额外的特征可能形成在第一和第二特征之间，因此第一和第二特征不是直接接触。此外，在各不同的示例中，本揭露内容可能重复标号和/或字母。这样的重复目的在于简化和清楚，并不指称在所讨论的各实施例和/或配置之间有关系存在。更进一步地，空间上的相关用语，诸如“下”、“低于”、“较低”、“高于”、“上方”，和类似者，在此使用以易于描述在所绘示的附图中，一元件或特征与另一元件或特征的关系。空间上的相关用语目的在于，除了描绘于附图中的方位以外，包含使用或操作中的装置的不同位向。这些设施可能是不同的位向(旋转90度或其他位向)，而在此使用的空间上的相关用语可据此解释。参看附图图1，其中所示是根据本揭露内容的各不同观点，形成半导体装置的方法10。如后将讨论，此装置将经历栅极置换制程，以最终(金属)栅极置换典型的多晶硅栅极。方法10的一些实施例中的一个目标，是为提供在被置换前具有一致性高度的栅极，因而消除或减少典型“栅极-后”制程的问题，诸如晶粒内栅极高度装载问题，和不完全的多-切问题。方法10是一示例，目的不在于限制本揭露内容在申请专利范围所明确列举的事项。对于此方法的额外的实施例，可提供额外的操作于方法10之前、之中、之后，而且所描述的一些操作可以取代、删除，或移位。方法10描述如后，连结以附图图4至图14，其为根据本揭露内容的各观点，装置100的剖面图和俯视图。所示的装置100，可能是为一IC或其一部分，于制造过程中的中间物装置，其可能包含静态随机存取记忆体(SRAM)和/或其他逻辑电路，被动元件，诸如电阻、电容、诱导器，和主动元件，诸如p-型场效晶体管(PFET)、n-型FET(NFET)，金属-氧化物半导体场效晶体管(MOSFET)，互补式金属-氧化物半导体(CMOS)晶体管，双极型晶体管，高电压晶体管、高频率晶体管，其他记忆单元，和其组合。更进一步地，晶体管可能是多-栅极晶体管，诸如FinFETs。在操作12，方法10(图1)提供此装置100的前驱物。为了便于讨论，此前驱物也称为装置100。参看附图图4，装置100包含基板102，和栅极堆叠104其沉积于基板102之上。在本实施例中，基板102是硅晶基板。另择地，基板102可能包含另一个元素半导体，诸如锗；化合物半导体，包含碳化硅、砷化镓、磷化镓、磷化铟、砷化铟，和/或锑化铟；合金半导体包含SiGe、GaAsP、AlInAs、AlGaAs本文档来自技高网...

【技术保护点】
一种形成半导体装置的方法，其特征在于，包含：提供一前驱物，其具有一基板和多个栅极堆叠于该基板上，其中所述多个栅极堆叠的各者包含一电极层，一第一硬罩(HM)层在该电极层上，和一第二HM层在该第一HM层上；沉积一介电层在该基板和该栅极堆叠上，且填充所述多个栅极堆叠之间的空间；执行一第一化学机械平坦化(CMP)制程以部分地移除该介电层；执行一蚀刻制程以移除该第二HM层，且部分地移除该介电层，借以暴露该第一HM层；以及执行一第二CMP制程以至少部分地移除该第一HM层。

【技术特征摘要】
2015.12.29 US 62/272,272;2016.08.12 US 15/236,2101.一种形成半导体装置的方法，其特征在于，包含：提供一前驱物，其具有一基板和多个栅极堆叠于该基板上，其中所述多个栅极堆叠的各者包含一电极层，一第一硬罩(HM)层在该电极层上，和一第二HM层在该第一HM层上；沉积一介电层在该基板和该栅极堆叠上，且填充所述多个栅极堆叠之间的空间；执行一第一化学机械平坦化(CMP)制程以部分地移除该介电层；执行一蚀刻制程以移除该第二HM层，且部分地移除该介电层，借以暴露该第一HM层；以及执行一第二CMP制程以至少部分地移除该第一HM层。2.根据权利要求1所述的形成半导体装置的方法，其特征在于，更进一步地包含：在沉积该第一介电层前，形成一蚀刻停止层(ESL)在该栅极堆叠的上部和侧壁，其中利用该ESL作为该第一CMP制程的终止点。3.根据权利要求2所述的形成半导体装置的方法，其特征在于，其中该蚀刻制程包含一第一蚀刻，后随一第二蚀刻，其中：对于该介电层、该第二HM层、该ESL层的材料，该第一蚀刻具有一低的蚀刻选择性；以及该第二蚀刻选择性地移除该介电层和该第二HM层，而在该第二蚀刻中，该第一HM层维持基本上不变。4.根据权利要求3所述的形成半导体装置的方法，其特征在于，其中该第一蚀刻和该第二蚀刻二者皆是干蚀刻。5.根据权利要求3所述的形成半导体装置的方法，其特征在于，其中藉一计时器控制该第一蚀刻，通过探测一元件其被包含在该第一HM层但不在该第二HM层和该介电层，来控制该第二蚀刻。6.一种形成半导体装置的方法，其特征在于，包含：提供一前驱物，其具有一基板和多个栅极堆叠于该基板上，其中所述多个栅极堆叠的各者包含一电极层，一第一硬罩(HM)层在该电极层上，和一第二HM层...

【专利技术属性】
技术研发人员：沈育仁，陈盈和，卢永诚，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71