半导体装置制造方法及图纸

提供一种半导体装置，所述半导体装置包括：第一沟槽和第二沟槽；衬里图案，分别沿着第一沟槽和第二沟槽的侧表面的一部分并沿着第一沟槽和第二沟槽的底表面；逸出功金属，分别在第一沟槽和第二沟槽中并在衬里图案上；第一阻挡金属，在第一沟槽中并在逸出功金属上，并具有第一厚度；第二阻挡金属，在第二沟槽中并在逸出功金属上，并具有比第一厚度厚的第二厚度；以及第一填充金属，在第一阻挡金属上。

Semiconductor device

Provided is a semiconductor device, the semiconductor device includes: first and second trenches; lining patterns respectively along the first groove and the second groove side surface part and along the bottom surface of the first and second trenches; work function metal, respectively in the first groove and the second groove and the lining pattern; the first barrier metal in the first trench, and the work function of the metal, and has a first thickness; the second barrier metal, in the second trench and the work function of the metal, and has a second thickness than the first thickness; and the filler metal, the first barrier metal.

【技术实现步骤摘要】
2015年10月21日在韩国知识产权局提交的名称为“半导体装置及其制造方法”的第10-2015-0146552号韩国专利申请通过引用全部包含于此。
本公开的实施例涉及一种半导体装置及其制造方法。
技术介绍
MOS晶体管的特征尺寸的减小已导致栅极长度和沟道长度的减小。期望增大栅极和沟道之间的电容，并提高MOS晶体管的操作特性。氧化硅膜被广泛用于栅极绝缘膜，但是随着氧化硅膜厚度的减小，在电性质方面会有物理限制。因此，具有高介电常数的高k介电膜可以代替氧化硅膜。高k介电膜可以减少栅电极与沟道区之间的漏电流，同时保持薄的等效氧化物膜厚度。此外，用作栅极材料的多晶硅具有比许多金属大的电阻。因此，金属栅电极可以代替多晶硅栅电极。
技术实现思路
实施例涉及一种半导体装置，所述半导体装置包括：第一沟槽和第二沟槽；衬里图案，分别沿着第一沟槽和第二沟槽的侧表面的一部分并沿着第一沟槽和第二沟槽的底表面；逸出功金属，分别在第一沟槽和第二沟槽中并在衬里图案上；第一阻挡金属，在第一沟槽中并在逸出功金属上，并具有第一厚度；第二阻挡金属，在第二沟槽中并在逸出功金属上，并具有比第一厚度厚的第二厚度；以及第一填充金属，在第一阻挡金属上。实施例还涉及一种半导体装置，所述半导体装置包括：第一沟槽和第二沟槽；衬里图案，分别沿着第一沟槽和第二沟槽的侧表面的一部分并沿着第一沟槽和第二沟槽的底表面；逸出功金属，分别在第一沟槽和第二沟槽中并在衬里图案上；阻挡金属，在第一沟槽和第二沟槽中并在逸出功金属上；填充金属，在阻挡金属上，其中，第一沟槽中的填充金属的体积比第二沟槽中的填充金属的体积大。实施例还涉及一种半导体装置，所述半导体装置包括在基底上彼此相邻的第一栅极和第二栅极。第一栅极可包括U形的第一衬里图案、在第一衬里图案上的第一逸出功金属、在第一逸出功金属上并具有比第一衬里图案的上表面高的下表面的第一阻挡金属和在第一阻挡金属上的第一填充金属。第二栅极可包括U形的第二衬里图案、在第二衬里图案上的第二逸出功金属和在第二逸出功金属上并具有比第二衬里图案的上表面高的下表面的第二阻挡金属。附图说明通过参照附图详细地描述示例实施例，特征对于本领域技术人员而言将变得明显，其中：图1示出根据一些示例实施例的为了解释半导体装置而提供的剖视图；图2示出根据一些示例实施例的为了解释半导体装置的阈值电压而提供的图示；图3示出根据一些示例实施例的为了解释半导体装置而提供的剖视图；图4示出根据一些示例实施例的为了解释半导体装置而提供的剖视图；图5示出根据一些示例实施例的为了解释半导体装置而提供的剖视图；图6示出根据一些示例实施例的为了解释半导体装置而提供的剖视图；图7示出根据一些示例实施例的为了解释半导体装置而提供的剖视图；图8示出根据一些示例实施例的为了解释半导体装置而提供的剖视图；图9示出根据一些示例实施例的为了解释半导体装置而提供的图示；图10至图21示出了视图，这些视图示出了根据一些示例实施例的为了解释制造半导体装置的方法而提供的中间制造步骤；图22和图23示出了视图，这些视图示出了根据一些示例实施例的为了解释制造半导体装置的方法而提供的中间制造步骤；和图24示出根据一些示例实施例的包括半导体装置的电子系统的框图。具体实施方式在下文中，现在将参照附图更充分地描述示例实施例；然而，示例实施例可以以不同形式实施，而不应该被解释为局限于在此阐述的实施例。相反，提供这些实施例，以使得本公开将是彻底的和完整的，并将把示例性实施方式充分地传达给本领域技术人员。在附图中，为了示出的清楚起见，可以夸大层和区域的尺寸。同样的附图标记始终表示同样的元件。将理解的是，当元件或层被称作“连接到”或“结合到”另一元件或层时，该元件或层可以直接连接到或结合到另一元件或层，或者可以存在中间元件或中间层。相反，当元件被称作“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或中间层。如在这里使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。还将理解的是，当层被称作在另一层或基底“上”时，该层可以直接在另一层或基底上，或者也可以存在中间层。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。将理解的是，尽管在这里可使用术语第一、第二等来描述不同的元件，但是这些元件不应该受这些术语的限制。这些术语仅是用来将一个元件与另一个元件区分开来。因此，例如，在不脱离本公开的教导的情况下，下面讨论的第一元件、第一组件或第一部分可被称作第二元件、第二组件或第二部分。除非在这里另外指出或者明确地与上下文矛盾，否则在本公开的语境中(尤其在权利要求的语境中)术语“一个(种)”和“所述(该)”以及类似指示语的使用将被解释为覆盖单数和复数两者。除非另外指明，否则术语“包括”、“具有”、“包含”和“含有”将被解释为开放式术语(即，意指“包括，但不限于”)。除非另外定义，否则在这里使用的所有技术术语和科学术语具有与本专利技术所属领域的普通技术人员通常所理解的意思相同的意思。注意的是，除非另外说明，否则在这里提供的任意和全部示例或示例术语的使用仅意图更好地说明本专利技术，而不是对本专利技术的范围的限制。此外，除非另外定义，否则不可以过度解释在通用字典中定义的所有术语。在下文中，将参照图1和图2描述根据示例实施例的半导体装置。图1是根据一些示例实施例的为了解释半导体装置而提供的剖视图，图2是根据一些示例实施例的为了解释半导体装置的阈值电压而提供的图示。参照图1和图2，根据示例实施例的半导体装置包括基底10、器件隔离膜11、层间绝缘膜20、间隔件21和22、高k介电膜31和32、衬里图案41和42、逸出功金属(workfunctionmetal，或称为“功函数金属”)51和52、阻挡金属(barriermetal)61和62、填充金属71和72以及覆盖图案81和82。基底10可以是例如体硅或绝缘体上硅(SOI)。在另一个实施方式中，基底10可以是硅基底，或可以包括诸如硅锗、锑化铟、碲化铅化合物、砷化铟、磷化铟、砷化镓或锑化镓的其它物质。在另一个实施方式中，基底10可以是其上形成有外延层的基体基底。基底10可以包括第一区I和第二区II。第一区I和第二区II可以彼此连接或彼此分开。例如，第一区I可以是形成有N型晶体管的NFET区，第二区II可以是形成有P型晶体管的PFET区，反之亦然，尽管示例实施例不限于此。例如，第一区I和第二区II可以都为NFET区或PFET区。根据示例实施例的基底10不仅可以包括平面晶体管，而且还可以包括鳍型图案或线型图案晶体管。在这种情况下，鳍型图案可以包括诸如以硅或锗为例的元素半导体材料。此外，基底10可以包括诸如以IV-IV族化合物半导体或III-V族化合物半导体为例的化合物半导体。例如，以IV-IV族化合物半导体为例，鳍型图案可以是包括碳(C)、硅(Si)、锗(Ge)或锡(Sn)中的至少两种或更多种的二元化合物或三元化合物，或者是掺杂有IV族元素的上述二元或三元化合物。以III-V族化合物半导体为例，鳍型图案可以是通过作为III族元素的铝(Al)、镓(Ga)或铟(In)中的一种或更多种与作为V族元素的磷(P)、砷(As)和锑(Sb)中的一种的组合形成的二元化合物、三元化合物和四元本文档来自技高网...

【技术保护点】
一种半导体装置，所述半导体装置包括：第一沟槽和第二沟槽；衬里图案，分别沿着第一沟槽和第二沟槽的侧表面的一部分并沿着第一沟槽和第二沟槽的底表面；逸出功金属，分别在第一沟槽和第二沟槽中并在衬里图案上；第一阻挡金属，在第一沟槽中并在逸出功金属上，并具有第一厚度；第二阻挡金属，在第二沟槽中并在逸出功金属上，并具有比第一厚度厚的第二厚度；以及第一填充金属，在第一阻挡金属上。

【技术特征摘要】
2015.10.21 KR 10-2015-01465521.一种半导体装置，所述半导体装置包括：第一沟槽和第二沟槽；衬里图案，分别沿着第一沟槽和第二沟槽的侧表面的一部分并沿着第一沟槽和第二沟槽的底表面；逸出功金属，分别在第一沟槽和第二沟槽中并在衬里图案上；第一阻挡金属，在第一沟槽中并在逸出功金属上，并具有第一厚度；第二阻挡金属，在第二沟槽中并在逸出功金属上，并具有比第一厚度厚的第二厚度；以及第一填充金属，在第一阻挡金属上。2.根据权利要求1所述的半导体装置，所述半导体装置还包括位于第二阻挡金属上的第二填充金属。3.根据权利要求1所述的半导体装置，所述半导体装置还包括在第一阻挡金属内的第一凹陷，其中，第一填充金属填充第一凹陷。4.根据权利要求3所述的半导体装置，所述半导体装置还包括在第二阻挡金属内的第二凹陷和填充第二凹陷的第二填充金属。5.根据权利要求4所述的半导体装置，其中，第一凹陷的宽度比第二凹陷的宽度宽。6.根据权利要求4所述的半导体装置，其中，第一凹陷的深度比第二凹陷的深度大。7.根据权利要求1所述的半导体装置，所述半导体装置还包括：第一覆盖图案，在第一阻挡金属上，并填充第一沟槽；以及第二覆盖图案，在第二阻挡金属上，并填充第二沟槽。8.根据权利要求1所述的半导体装置，所述半导体装置还包括在第一沟槽和第二沟槽中并在衬里图案下面的高k介电膜。9.根据权利要求8所述的半导体装置，其中，在第一沟槽中，高k介电膜接触衬里图案和第一阻挡金属。10.根据权利要求8所述的半导体装置，其中，高k介电膜接触逸出功金属。11.根据权利要求8所述的半导体装置，其中，在第一沟槽中，高k介电膜不接触第一填充金属。12.根据权利要求8所述的半导体装置，所述半导体装...

【专利技术属性】
技术研发人员：郑元根，李厚容，全宅洙，玄尚镇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR